采用正逻辑体制进行描述，高电平用逻辑1来表示，低电平用逻辑0来表示，可得描述电路逻辑关系的真值表如习题表所示。由真值表写出电路的逻辑表达式：
F?E1?E2
电路的等效图如习题图(b)所示。
习题 分析如习题图所示的逻辑电路，写出输入信号与输出信号之间的逻辑表达式。
A & 1 =1 F1
1 A & ≥1 & 1
C F2
B & B 1 （a） （b）
习题图
解：(a)当C=1时，下面的三态门为与非门正常工作，则F1=B；当C=0时，F1=A; 所以，F1?AC?BC (b)F?A?B
习题 TTL电路如习题图（a）、（b）所示，试写出输出端的表达式。已知 输入信号A、B、C的波形如习题图（c）所示，画出对应的输出波形。
1 C A B =1 ≥1 F1
A
B C
（c）
（a）
A
A B & =1 F2
B C F1 F2
（b）
（d）
C 习题图
解： (a) F1?A?B?C??A?B?C，如习题图（d）所示F1波形。
(b) F2?(A?C)B?BC，如习题图（d）所示F2波形。
习题 电路如习题图（a）～（g）所示，已知输入信号A、B的波形如习题图（h）所示，画出各电路的输出波形。
解：本题给出一组TTL门电路以及CMOS门电路，要求在给定输入信号波形下，对应画出各输出端的波形。由于所有门的一个输入端都通过电阻接地，电源通过这一电阻到地形成电流通路，电阻两端将产生电压降, 这一电压必将构成门电路的一个输入信号。
对于TTL门电路，要求掌握关门电阻ROFF与开门电阻RON的含义及其作用。对于CMOS门电路，由于无栅流存在，输入端接电阻到地，相当于低电平输入方式。
TTL电路若有输入端通过电阻接地，根据TTL门电路的输入端负载特性可知，当R＜时，UR＜UOFF，构成低电平输入方式，这一电阻通常也称为关门电阻，记为ROFF；当R＞时，UR＞Uon，构成高电平输入方式，这一电阻通常也称为开门电阻，记为RON。对于CMOS门电路，由于栅极无栅流。若输入端接一电阻到地，相当于栅极电位为地电位，构成低电平输入方式。根据以上分析，各电路输出与输入量的关系式为：
F1?1 F2?A?B F3?1 F4?1 F5?B F6?A?B F7?A
对应于输入信号A，B的波形可画出相应的波形图，如习题图(i)所示。
A B TTL & F1
A B TTL & F2
A B CMOS & F3
A B CMOS & F4
100 100k 51 100k (a)
TTL & ≥1 A B F5
(b) (c) (d)
CMOS A ≥1 F7
A
B
(h)
100k 100k A
(e)
5V TTL 1 A R F6
(g) B
F1 F2 F3
习题 在习题图所示的各电路中，给定输入波形，试画出各输出端的波形。
解：首先根据电路图判断各个电路的输出与输入的逻辑关系。
（1）由习题图（a）可得出描述输入与输出逻辑关系的逻辑表达式为F1?A?B。当输入有高电平出现时，输出为低电平；当输入全为低电平时，输出为高电平。
（2）由图习题图（b）可看出后级与非门的输入由前级三态门的输出和输入量C决定，输入量B为三态门的使能控制端，当B为低电平时，三态门开启，输出F2由A和C决定；
A B C D D
（d）
F1
A
F2
B
F3
C
F4
D
（e）
（f）
=1 C
A B ≥1 F1
B EN A & & F2
B A & F3
C （a）
（b）
（c）
=1 A
=1 F4
B
习题图
当B为高电平时，三态门处于高阻状态，输出F2仅由C决定。
由此可得描述电路输入与输出逻辑关系的逻辑表达式：
?A?CB?0时 F2??CB?1时? （3）由习题图（c）可得出描述输入与输出逻辑关系的逻辑表达式为：
F3?AB
当输入有低电平出现时，输出为高电平；当输入全为高电平时，输出为低电平。 （4）由图习题图（d）可得出描述输入与输出逻辑关系的逻辑表达式为：
F4?A?B?C?D
当输入有奇数个高电平出现时，输出为高电平；当输入有偶数个高电平出现时，输出为低电平。然后根据给定的输入波形及输入与输出之间的逻辑关系画出相应的输出波形图如习题图（f）所示。
习题 习题图为ECL门电路逻辑图，试写出F1、F2和F3的逻辑表达式。
解：ECL电路具有或/或非互补输出端且采用射极开路形式，允许多个输出端直接并联，以实现输出变量的“线或”操作。通过分析电路得到F1?A?B
F2和F3为三个和两个ECL门输出直接相并 联后的输出，完成的是线或的逻辑功能。其输出 表达式为：
A B ≥1 F1
C D ≥1 F2
F2?A?B?C?D?E?F
F3?C?D?E?F
习题 画出用最少数量的扇入为2的ECL 或/或非门实现下列操作的逻辑图。
E F ≥1 F3
习题图
F1? A?B?C?D?E?FF2?(A?B)(C?D)?(E?F)(G?H)
解：本题利用ECL输出变量的“线或”操作功能 实现要求的或逻辑功能。
欲实现F1?A?B?C?D?E?F，用扇入为
C ≥1 A B ≥1 F2
2的ECL“或/或非”门需门电路3个。
D E F
≥1 F1
E ≥1