无 锡 职 业 技 术 学 院
毕业设计说明书（论文）
555多谐振荡器输出波形 D触发器二分频输出波形
图4-25 555多谐振荡器输出波形与二分频后波形
4.7 555单稳态触发器
555 定时器是一种模拟和数字功能相结合的中规模集成器件。一般用双极性工艺制作的称为 555，用 CMOS 工艺制作的称为 7555，除单定时器外，还有对应的双定时器 556/7556。555 定时器的电源电压范围宽，可在 4.5V~16V 工作，7555 可在 3~18V 工作，输出驱动电流约为 200mA
因而其输出可与 TTL、CMOS 或者模拟电路电平兼容。
555定时器
555 定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方面。555 定时器的内部电路框图和外引脚排列图分别如图 2.9.1 和图 2.9.2 所示。它内部包括两个电压比较器，三个等值串联电阻，一个 RS 触发器，一个放电管 T 及功率输出级。它提供两个基准电压VCC /3 和 2VCC /3 555 定时器的功能主要由两个比较器决定。两个比较器的输出电压控制 RS 触发器和放电管的状态。在电源与地之间加上电压，当 5 脚悬空时，则电压比较器 C1 的同相输入端的电压为 2VCC /3，C2 的反相输入端的电压为VCC /3。若触发输入端 TR 的电压小于VCC /3，则比较器 C2 的输出为 0，可使 RS 触发器置 1，使输出端 OUT=1。如果阈值输入端 TH 的电压大于 2VCC/3，同时 TR 端的电压大于VCC /3，则 C1 的输出为 0，C2 的输出为 1，可将 RS 触发器置 0，使输出为 0 电平。 它的各个引脚功能如下：
1脚：外接电源负端VSS或接地，一般情况下接地。
8脚：外接电源VCC，双极型时基电路VCC的范围是4.5 ~ 16V，CMOS型时基电路VCC的范围为3 ~ 18V。一般用5V。 3脚：输出端Vo 2脚：低触发端
32
无 锡 职 业 技 术 学 院
毕业设计说明书（论文）
6脚：TH高触发端
4脚：是直接清零端。当端接低电平，则时基电路不工作，此时不论、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。
5脚：VC为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF电容接地，以防引入干扰。
7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。
由555定时器构成单稳态触发器
555定时器外接基本的元器件R，C后，可以很方便的构成单稳态触发器，如图4-26所示
+VDD
RD R
8 D 4
7 OUT
TH 3 555 6 U0
Ui
2
1 5 TR
C 10nf
图4-26 555单稳态触发器
对于电风扇的定时系统部分由单稳态触发器充当，用三个单稳态触发器分别定时10分钟，20分钟，40分钟。
暂稳态时间：tw=RCln((VDD-0)/(VDD-2/3VDD))=1.1RC 10分钟：R=545MΩ，C=1μF； 20分钟：R=545MΩ，C=2μF； 40分钟：R=545MΩ，C=4μF；
33
无 锡 职 业 技 术 学 院
毕业设计说明书（论文）
图4-27 555定时电路
Y0
Y0与Y1相与信号 Y0,Y1,Y2相与信号
10分钟定时信号
20分钟定时信号
40分钟定时信号
图4-28 555定时器启动信号和定时信号
在设计555单稳态触发器时，希望信号连续，在定时10分钟内可以切换到定时20分钟，在定时20分钟内可以切换到定时40分钟。在定时和定时切换期间希望电平一直为高，保证停止时能给稳定的信号。这里将555的RST和TRI端接在一起，作为控制555的触发信号。他们在低电平变为高电平时启动定时，再变为低电平时停止定时。在电路启动前，38译码器锁存，低四位Y3Y2Y1Y0输出为1111，这时555都还不能定时，当电路启动后，38译码器输出1110，电路处于不定时状态，第一次按下定时按钮后，38译码器输出为1101，Y0端由“0”变为“1”启动了10分钟定时，在10分钟内按下第二次按钮后38译码器输出1011，这时Y0和Y1相与的信号由“0”变为“1”启动20分钟定时，
34
无 锡 职 业 技 术 学 院
毕业设计说明书（论文）
这时10分钟定时时间还未到，10分钟还将继续定时，保证定时输出在定时的时候电平一直为“1”，在20分钟定时时间内，按下第三次按钮，38译码器输出为0111，这时Y0,Y1,Y2相与的信号由“0”变为“1”启动40分钟定时，这时20分钟定时还没停止，定时输出一直为“1”，如果在定时时间内按第四次按钮，将停止定时，这时无论10分钟、20分钟还是40分钟定时是否到，都将停止。
4.8停止处理电路
电平触发的主从触发器工作时，必须在正跳沿前加入输入信号。如果在CP 高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。而边沿触发器允许在CP 触发沿来到前一瞬间加入输入信号。这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。边沿D触发器也称为维持-阻塞边沿D触发器。
电路结构
该触发器由6个与非门组成，其中G1和G2构成基本RS触发器。
工作原理
SD 和RD 接至基本RS 触发器的输入端，它们分别是预置和清零端，低电平有效。当SD=1且RD=0时,不论输入端D为何种状态，都会使Q=0，Q非=1，即触发器置0；当SD=0且RD=1时，Q=1，Q非=0，触发器置1,SD和RD通常又称为直接置1和置0端。我们设它们均已加入了高电平，不影响电路的工作。工作过程如下： 1.CP=0时，与非门G3和G4封锁，其输出Q3=Q4=1，触发器的状态不变。同时，由于Q3至Q5和Q4至Q6的反馈信号将这两个门打开，因此可接收输入信号D，Q5=D，Q6=Q5非=D非。
D触发器原理
2.当CP由0变1时触发器翻转。这时G3和G4打开，它们的输入Q3和Q4的状态由G5和G6的输出状态决定。Q3=Q5非=D，Q4=Q6非=D非。由基本RS触发器的逻辑功能可知，Q=Q3=D。 3.触发器翻转后，在CP=1时输入信号被封锁。这是因为G3和G4打开后，它们的输出Q3和Q4的状态是互补的,即必定有一个是0，若Q3为0，则经G3输出至G5输入的反馈线将G5封锁，即封锁了D通往基本RS 触发器的路径；该反馈线起到了使触发器维持在0状态和阻止触发器变为1状态的作用,故该反馈线称为置0维持线,置1阻塞线。Q4为0时，将G3和G6封锁，D端通往基本RS触发器的路径也被封锁。Q4输出端至G6反馈线起到使触发器维持在1状态的作用，称作置1维持线；Q4输出至G3输入的反馈线起到阻止触发器置0的作用,称为置0阻塞线。因此，该触发器常称为维持-阻塞触发器。总之，该触发器是在CP正跳沿前接受输入信号，正跳沿时触发翻转，正跳沿后输入即被封锁,三步都是在正跳沿后完成，所以有边沿触发器之称。与主从触发器相比,同工艺的边沿触发器有更强的抗干扰能力和更高的工作速度。
电路中另外一个D触发器用于将定时到的信号转换为停止信号。
将10分钟，20分钟，40分钟信号相或并且取反后作为D触发器的时钟CLK端，然后将非定时状态作为D的输入端，要靠定时来停止电路必须满足两个条件：
35