3、触发器及门电路构成T触发器。 <答案>A
问答题 1 10 0
试用JK触发器及门电路构成D触发器。 <答案>A
问答题 1 10 0
试分析下图同步时序电路，作出状态图及状态表，并指出该电路属moore型还是mealy型，当输入序列x为01110100且电路的初始状态为“1”时，画出它的时序波形图。(14分) <答案>A
问答题 1 10 0
用D触发器及门电路分别构成JK触发器、T触发器。（10分 <答案>A
问答题 1 10 0
已知[X]原=x0.x1x2，试设计一个组合逻辑电路，该电路具有以下功能： 当A=0时，F=1/2；当A=1时，F=[X]反。其逻辑框图为： （12分） <答案>A
问答题 1 10 0
用“与非门”设计维持阻塞D触发器，并列出状态真值表。（10分） <答案>A
问答题 1 10 0
化简下表所示某同步时序逻辑电路的原始状态表。 1．
x 0 y A C,1 B C,1 C B,1 D D,1 E E,1 2．
x 0 y A E,0 1 B,0 E,0 E,0 B,1 B,1 1 D,0 B C D E F
<答案>A
问答题 1 10 0
用隐含表法化简下列原始状态表。 1．
x y A B C D 2．
x y q1 q2 q3 q4 q5 q6 <答案>A
问答题 1 10 0
化简以下原始状态表。 1．
x y q1 q2 q3 q4 q5 q6 2．
x y q1 q2 q3 q4 A,1 C,0 B,0 D,1 C,0 F,0 A,1 A,0 C,0 D,1
0 D,0 D,0 D,0 D,0 1 B,0 C,0 C,1 B,0 I1 q3,0 q2,0 q2,0 q1,1 q2,1 q1,1 I2 q4,0 q4,0 q5,0 q6,1 q6,2 q5,1 I3 q2,0 q3,0 q1,0 q6,0 q6,0 q4,1 0 q2,0 q2,1 q6,0 q2,1 q4,0 q4,1 1 q5,0 q5,d q3,0 q1,1 q3,d q3,1 0 q4,d q5,0 q4,0 q3,d 1 q1,d q1,d q2,d q3,d q5 <答案>A
q3,1 q2,d 问答题 1 10 0
计一可逆的四位码变换器。在控制信号C=1时，它将二进制数码转换为格雷码；在C=0时，它将格雷码转换为二进制数码。要求：1、作出该电路的真值表；2、用卡诺图法化简逻辑函数；3、所设计的电路没有险象；4、画出逻辑电路图 十进制数码与格雷码的对应关系为：
十进制数码 0 1 2 3 4 5 6 7 格雷码 0000 0001 0011 0010 0110 0111 0101 0100 十进制数码 8 9 10 11 12 13 14 15 格雷码 1100 1101 1111 1110 1010 1011 1001 1000 <答案>A
问答题 1 10 0
某同步时序逻辑电路的输入为X，输出为Z，输入为一串行的随机序列。当输入为1101时，输出Z为1，序列1101不可重叠，试作出该电路的Mealy型和Moore型状态图 <答案>A
问答题 1 10 0
分析下图所示的同步时序逻辑电路，要求：1、写出激励函数表达；2、列状态转移真值表；3、作时间图；4、进行功能描述 （30分）
Q1 Q2 Q3 Q4
清零脉冲
数据输入
移位脉冲 <答案>A
问答题 1 10 0
已知描述某组合逻辑电路的函数表达式F(A,B,C)= A B + A C，用增加冗余项的办法消除该电路中可能产生的险象（6分） <答案>A
问答题 1 10 0
化简表2所示的状态表。要求： 1、作隐含表，寻找相容对（4分）
2、作状态合并图，寻找相容类（3分） 3、作最小化状态表，作最小化状态表前必须先作出闭覆盖表，检查其闭合性、覆盖性和最小性。 （5分） 次态/输出 x=0 x=1 现态 1 2 3 4 5 <答案>A
4/d 3/0 4/1 5/d d/d 5/1 1/0 2/1 3/d 3/d 问答题 1 10 0
某同步时序电路的输入为x，输出为z，x为一串行输入的随机序列，当输入序列为1101时，
输出z为1，起典型的输入和输出序列为 x：00110110110111010 y：00000100000100010
试分别作出该电路的Mealy型和Moore型状态图。（12分） <答案>A
问答题 1 10 0
用隐含表法简化下列状态表（12分）
现 态 A B C D E <答案>A
问答题 1 10 0
已知X=x1x2，Y=y1y2，其中x1，x2，y1，y2∈{0，1}，试用与非门设计一个判X＜Y的逻辑电路。（15分）
要求：①列出真值表（6分）
次态/输出 X=0 X=1 D/d A/d E/0 A/d D/0 B/d C/d C/d C/1 B/d