西北农林科技大学本科课程考试试题（卷）

2009—20010学年第1学期《 计算机组成与系统结构》课程A卷

专业班级： 命题教师： 审题教师： 学生姓名： 学号： 考试成绩：

一、填空题（每空1分，共17分） 得分： 分 1、Cache是一种高速缓冲存储器，是为了解决CPU和主存之间 速度 。不匹配而采用的一种硬件技术。

2、RISC指令系统的最大特点是： ； ； ，只有取数 / 存数指令访问存储器。 3、海明码是一种具有 1 位纠错能力的校验码。

4、CPU从主存取出一条指令并执行该指令的时间叫 指令周期 周期，其由 取指

周期、间指 周期、 执行 周期、 中断 周期四个阶段组成。

5、控制单元CU有 和 两种设计方法，RISC系统采用 设计。

6、计算机内存中，需要刷新的是 存储器，高速缓冲存储器Cache是由 存储器构成的。

7、在一个有四个过程段的浮点加法器流水线中，假设四个过程段的时间分别是T1=60ns，T2=50ns，T3=30ns，T4=80ns。则浮点加法器流水线的时钟周期至少为 ns。如果采用同样的逻辑电路，但不是流水线方式，则浮点加法所需的时间为 ns。

二、选择题（每小题1分，共15分） 得分： 分 1、以下叙述中正确描述的句子是( )。

A． 同一个CPU周期中，可以并行执行的微操作叫相容性微操作 B． 同一个CPU周期中，不可以并行执行的微操作叫相容性微操作

第1 页 共 7 页

C． 同一个CPU周期中，可以并行执行的微操作叫相斥性微操作 D． 同一个CPU周期中，不可以并行执行的微操作叫相斥性微操作 2、用于指定待执行指令所在地址的是( )。

A．指令寄存器IR B.程序计数器PC C.数据计数器 D.累加器 3、某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为( )。

A．64，16 B. 16，64 C. 64，8 D. 16，16 4、若浮点数用补码表示，则判断运算结果是否为规格化数的方法是( )。 A. 阶符与数符相同为规格化数 B. 阶符与数符相异为规格化数

C. 数符与尾数小数点后第一位数字相异为规格化数 D.数符与尾数小数点后第一位数字相同为规格化数 5、计算机中( )负责指令译码。

A．算术逻辑单元 B.控制单元 C.存储器译码电路 D.I/O译码电路 6、为确定下一条微指令的地址，通常采用断定方式，其基本思想是( )。 A.用程序计数器PC来产生后继微指令地址 B.用微程序计数器μPC来产生后继微指令地址

C.通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址

D.通过指令中指定一个专门字段来控制产生后继微指令地址 7、微程序控制器中，机器指令与微指令的关系是( )。 A. 每一条机器指令由一条微指令来执行

B. 每一条机器指令由一段微指令编写的微程序来解释执行 C. 每一条机器指令组成的程序可由一条微指令来执行 D. 一条微指令由若干条机器指令组成 8、下列数中最小的数是( )。

A．16 B.0110.1001BCD C.[X1]补=10001101 D.1CH

9、在定点运算器中，无论采用双符号位还是单符号位，必须有( )，它

第2 页 共 7 页

一般用( )来实现。 A. 译码电路， 与非门 ； B. 编码电路， 或非门 ； C. 溢出判断电路 ，异或门 ； D. 移位电路， 与或非门 ； 10、RISC机器( )采用流水技术。

A．不一定 B.一定 C.不 11、三种集中式总线控制中，( )方式对电路最敏感。

A．链式查询

B．计数器定时查询 C．独立请求

12、采用虚拟存储器的目的是( )。 A．提高主存的速度

B．扩大主存储器的存取空间，并能自动管理和调度 C．扩大外存储器的存储空间 D．提高外存储器的存取速度

13、下列因素下，与Cache的命中率无关的是( )。 A．主存的存取时间 B．块的大小 C. Cache的组织方式 D．Cache的容量

14、指令周期是指( )。

A. CPU从主存取出一条指令的时间； B. CPU执行一条指令的时间；

C. CPU从主存取出一条指令加上CPU执行这条指令的时间； D. 时钟周期时间 ；

15、在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一快的位置上，则这种方法称为( )映射。

A．全相联 B．直接 C．组相联 D．混合

三、分析题（共20分，每小题分标在小题后） 得分： 分

第3 页 共 7 页

有4片Intel 2114芯片，按图1所示连接。试分析该电路，回答：

图1 Intel 2114存储器扩展连接电路图

（1）该存储系统地址寄存器MAR在什么地方？位数多少位？数据缓冲寄存器MDR

在什么位置？多少位？存储字长多少位（5分）

（2）该存储器总容量是多少？该电路如何进行存储器扩展？该电路连接组成几部

分存储区域？写出每部分存储区域的地址范围。（10分）

（3）说明图中存储器的地址是否连续？若不连续，其可以扩展多大内存？应该怎

样修改才能使存储器的地址是连续的。（5分）

第4 页 共 7 页

四、论述题（共10分） 得分： 分 简单论述中断接口电路组成和各部件的作用。

五、计算题（共23分，每小题分标在小题后） 得分： 分 1、CPU执行一段程序时，cache完成存取的次数为3800次，主存完成存取的次数为200次，已知cache存取周期为50ns,主存为250ns,求cache / 主存系统的效率和平均访问时间。（4分）

2、(5分)已知x=-0.01111，y=+0.11001，求：

①[1/2X]补=？ ②[-2X]补=？ ③[-1/4Y]补=？ ④x+y=?

第5 页 共 7 页

⑤x-y=?

3、有两个浮点数 x=2(+01)2 ?(-0.111)2 Y=2(+01)2 ?(+0.101)2

设阶码2位，阶符1位，数符1位，尾数3位，用补码运算规则计算x-y的值。 （要求详细写出计算步骤）(14分)

六、设计题（共15分，每小题分标在小题后） 得分： 分 1.某计算机字长32位，有16个通用寄存器，主存容量为1M字，采用单字长二地址指令，共有64条指令，试采用四种寻址方式（寄存器、直接、变址、相对）设计指令格式。（6分）

2. 已知某机采用微程序控制方式，其控制存储器容量为512×48（位），微程序在整个控制存储器中实现转移，可控制的条件共4个，微指令采用水平型格式，后继微指令地址采用断定方式，如图所示：

第6 页 共 7 页

微命令字段 判别测试字段 下地址字段 ←操作控制→ ←—————— 顺序控制 ————————→ （1） 微指令中的三个字段分别应多少位？（6分）

（2） 此微程序控制器中微指令长多少位？微地址寄存器CMAR位数？控存数

据寄存器CMDR位数？。（3分）

第7 页 共 7 页