本科生期末试卷（四）

二、简答题（每小题8分，共16分）

1 PCI总线中三种桥的名称是什么？简述其功能。

答：PCI总线上有HOST桥、PCI/LAGACY总线桥、PCI/PCI桥。桥在PCI总线体系结构中起着重要作用，它连接两条总线，使彼此间相互通信。桥是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上。从而使系统中任意一个总线主设备都能看到同样的一份地址表。桥可以实现总线间的猝发式传送，可使所有的存取都按PCU的需要出现在总线上。由上可见，以桥连接实现的PCI总线结构具有很好的扩充性和兼容性，许多总线并行工作。 2 某机字长32位，定点表示时，最高位为符号位，浮点表示时，阶码占10位，尾数占22位（各包含一位符号位），（要求用补码考虑数的大小） 请回答下列问题：

(1)带符号定点小数的表示范围是多少？ (2)浮点表示时，负数的表示范围是多少？

三、设计题（14分）

现只有“2输入与非门”和“异或门”两种器件，它们的延迟时间分别为20ns和40ns，请设计一个行波（串行）进位加法器。 (1)列出1位全加器真值表。

(2)画出加法器逻辑电路图（只画最低2位），规定输入、输出均为原变量。 (3)设加法器为32位，计算求和运算的最长时间。 (4)修改(2)的逻辑图，使加法器也能实现减法运算。

四、分析题（12分）

1 某计算机存储器按字节寻址，设主存容量为512KB，Cache容量为16KB，每块有16个字，每字32位。

(1)若Cache采用直接映射方式，请给出主存地址字段中各段的位数。 (2)若Cache采用四路组相联映射，请给出主存地址字段中各段的位数。 2 某计算机的存储器系统采用L1、L2 Cache和主存3级分层结构，访问第一级命中率95％，访问第二级命中率50％，其余50％访问主存。假定访问L1 Cache需要1个时钟周期，访问L2 Cache和主存分别需要10个和100个时钟周期。问：平均需要多少个时钟周期？

五、分析题（12分）

一种二进制RS型32位的指令结构如下：

其中OP为操作码字段，X为寻址模式字段，D为偏移量字段，其寻址模式定义为有效地址E算法及说明列表如下：

(1)该指令格式规定最多有多少条指令？通用寄存器有多少个？字长多少？ (2)请写出6种寻址方式的名称。

(3)若PC字长32位，可寻址的主存空间有多大？

六、设计题（16分）

CPU的数据通路如图1所示。运算器中R0～R3为通用寄存器，DR为数据缓冲寄存器，PSW为状态字寄存器。D-cache为数据存储器，I-cache为指令存储器，PC为程序计数器（具有加1功能），IR为指令寄存器。单线箭头信号均为微操作控制信号（电位或脉冲），如LR0表示读出R0寄存器，SR0表示写入R0寄存器。 机器指令“LDA(R3),R0”实现的功能是：以（R3）的内容为数存单元地址，读出数存该单元中数据至通用寄存器R0中。请画出该取数指令周期流程图，并在CPU周期框外写出所需的微操作控制信号。（一个CPU周期有T1～T4四个时钟信号，寄存器打入信号必须注明时钟序号）