电工电子实践教学中心

数字电路实验指导书

信息与通信工程学院 二〇一五年九月

1

说明

《数字电路实验》为专业基础实验，面向电子信息工程、通信工程专业开设的独立设置的实验课程。通过本课程的学习使学生进一步掌握常用仪器的使用，并掌握数字电路基本知识、常用芯片的功能及参数以及中、大规模器件的应用，掌握组合逻辑电路和时序逻辑电路的设计方法。同时通过学习，可以培养学生独立思考、独立解决问题的能力，加强动手能力的培养，使学生掌握数字电路的设计方法。对较复杂的数字系统的分析方法能有所了解，掌握各种电子电路和系统的测试方法和技能。

1、本实验指导书的模板不统一，实验报告的格式也不要求统一。 2、实验采用预约的方式。

3、实验前必须预习，完成仿真，撰写预习报告。 4、实验报告交打印稿。

2

目 录

实验一 组合逻辑电路的设计与测试????????1 实验二 MSI组合逻辑器件及应用 1 ????????3 实验三 触发器及其应用 ?????????????8 实验四

24s倒计时电路设计 ???????????14

3

实验一 组合逻辑电路的设计与测试

一、实验目的

1、学会查阅数字芯片数据手册，掌握集成芯片的逻辑功能，了解芯片主要参数。 2、熟悉常用仪器如函数发生器，台式数字万用表及数字示波器的使用方法，熟悉电压、电流等参数测量。

3、掌握组合逻辑电路的设计与测试方法。

4、认识竞争冒险现象，加深对竞争冒险现象产生的理解，学会消除竞争冒险。二、数字电路实验步骤

1、查阅与实验相关芯片资料，从www.21icsearch.com网站下载芯片数据手册。 2、列表，列出相关标准参数。

3、测试方案设定，画出电路原理图，并用multisim10软件进行功能仿真测试。

如何设计电路实现题设要求的逻辑功能，选择哪款芯片?考虑仪器、供电电源等各种误差，如何能测量准确?

4、在实验室面包板上搭建系统、调试电路，测试逻辑功能，测量数据，绘制波形，并进行误差分析。 5、按要求完成实验报告 三、实验任务

1、查阅实验过程中所用芯片技术手册，给出相关技术指标和逻辑功能真值表，画出芯片物理与逻辑引脚图。

2、验证74LS00的逻辑功能，自行设计电路测试 VOL、VOH、 ICCL、ICCH等参数。 低电平输出电源电流ICCL和高电平输出电源电流ICCH 说明：

芯片处于不同的工作状态，电源提供的电流是不同的。以与非门为例，ICCL是指所有输入端悬空，输出端空载时，芯片输出低电平时电源提供器件的电流。ICCH是指输出端空载，每个门各有一个以上的输入端接地，其余输入端悬空，芯片输出高电平时电源提供给器件的电流。通常ICCL＞ICCH，它们的大小标志着器件静态功耗的大小。器件的最大功耗为PCCL＝VCCICCL。手册中提供的电源电流和功耗值是指整个器件总的电源电流和总的功耗。

3、用所提供的芯片设计1位半加器、1位全加器和1位数值比较器电路。按设计逻辑图搭建电路测试电路逻辑功能。

4、自行设计组合逻辑电路观察竞争冒险现象，并用输出并联电容法消除错误

1

脉冲。值得注意的是因为每级门电路的传输延迟时间是ns级，时间非常短，示波器中不好观察，所以设计电路时可适当多增加几级传输延迟，譬如7级。同时用示波器观察时选择好触发档位，用us级的时间档观察尖峰窄脉冲。

5、实验设备与器件

实验室提供直流稳压电源 、面包板及插线、数字示波器、台式数字万用表、函数信号发生器及相关芯片：74LS00、74LS20、74LS86、74LS04、 74LS02 、74LS08、发光二极管和少量阻容器件。 四、实验预习要求

1、 查阅实验中所用芯片数据手册，给出相关技术参数及逻辑、物理引脚图、

真值表，给出74LS00芯片的VOL、VOH、 ICCL、ICCH 数据手册中典型值，设计表格对比实际测量值。

2、 根据实验任务要求用给定芯片设计1位半加、全加和数值比较器电路，并

用multisim10仿真电路功能。

3、 设计面包板接线输入高、低电平和直观显示逻辑门输出结果电路，思考如

何测试设计电路功能。

4、 提前熟悉数字示波器，台式数字万用表等仪器的使用。

5、 芯片特性参数参见教材第三章3.1.2节，组合逻辑电路设计参考数字电路

教材第四章内容。

五、实验报告

1、列写实验任务的设计过程，画出设计的电路图。

2、对所设计的电路进行实验测试，记录测试结果，给出实验结论。 3、对测量的数据进行误差分析，总结组合电路设计方法。

2

实验二、MSI组合逻辑器件及应用 1

一、 实验任务

1、利用CD4511、数码管及部分电子元器件设计BCD码显示驱动电路 2、利用74LS138及部分门电路设计实现给定的逻辑函数 3、利用74LS138设计实现4—16线译码器

二、 实验内容

1、测试74LS138的逻辑功能

2、利用74LS138及部分门电路设计实现如下逻辑函数的电路：

3、利用两片74LS138设计实现4—16线译码器

4、利用CD4511、8段数码管及电阻等器件设计BCD码显示驱动电路。

三、 实验设备及器件

1、 直流稳压电源； 2、数字存储示波器； 3、函数信号发生器；

4、74LS138×2 ，CD 4511, 74LS20,74LS04；7段共阴数码管，面包板及插

线

四、 实验要求

1、预习相关内容：74LS138的结构及功能，CD4511的结构及功能，完成实

验内容的仿真。撰写预习报告。

2、完成实验内容1，列表记录ABC为000—111时的输出对应值。

3、完成实验内容2，自己设计搭建电路，并测试其功能，列出真值表。 4、自己搭建4—16线译码器电路，测试并列表记录其功能。

5、给定几组BCD码，显示对应的一位十进制数，当输入大于1001时，观

察其结果

五、 实验报告撰写指南

1、第一页写实验任务完成情况，实验的收获与体会，以及存在什么问题。 2、第二页是原始记录

3、第三页开始写实验设计方案（含原理与计算），仿真图，步骤与测试结果

（表格），数据处理与分析 4、参考文献

六、 思考题

1、用74LS138实现

，画出电路图

3

实验二预习指引

1、74LS138结构及功能

译码器74LS138逻辑图及引脚排列如图2－1,其中 A2 、A1 、A0 为地址输入

端，Y0～Y7为译码输出端，S1、S2、S3为使能端。表2－1为74LS138功能表 当S1＝1，S2＋S3＝0时，器件使能，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出。当S1＝0，S2＋S3 ＝X时，或 S1＝X，S2＋S3＝1时，译码器被禁止，所有输出同时为1。

(a) (b)

图2－1 3－8线译码器74LS138逻辑图及引脚排列

表2－1

输 入 S1 S2+S3 A2 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 1 1 1 A1 0 0 1 1 0 0 1 A0 0 1 0 1 0 1 0 输 出 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 1 1 1 1 1 1 1 0 1 1 1 1 1 4

1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1

1 0 × 0 × 1 1 × × 1 × × 1 × × 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 2、七段发光二极管(LED)数码管与CC511

LED数码管是目前最常用的数字显示器，图2－2(a)、(b)为共阴管和共阳

管的电路，(c)为两种不同出线形式的引出脚功能图。

一个LED数码管可用来显示一位0～9十进制数和一个小数点。小型数码管（0.5寸和0.36寸）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常约为2～2.5V，每个发光二极管的点亮电流在5～10mA。LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。

(a) 共阴连接（“1”电平驱动） (b) 共阳连接（“0”电平驱动）

(c) 符号及引脚功能 图 2－2 LED数码管

b、BCD码七段译码驱动器

此类译码器型号有74LS47（共阳），74LS48（共阴），CD4511（共阴）等，本实

5

验系采用CD4511 BCD码锁存／七段译码／驱动器。驱动共阴极LED数码管。 图2－3为CD4511引脚排列

图2－3 CC4511引脚排列

其中 A、B、C、D — BCD码输入端

a、b、c、d、e、f、g — 译码输出端，输出“1”有效，用来驱动共阴极LED数码管。 LT — 测试输入端，LT＝“0”时，译码输出全为“1”

BI — 消隐输入端，BI＝“0”时，译码输出全为“0”

LE — 锁定端，LE＝“1”时译码器处于锁定（保持）状态，译码输出保持在LE＝0时的数值，LE＝0为正常译码。

表2－2为CD4511功能表。CD4511内接有上拉电阻，故只需在输出端与

数码管笔段之间串入限流电阻即可工作。译码器还有拒伪码功能，当输入码超过1001时，输出全为“0”，数码管熄灭。

表2－2 输 入 LE × × 0 0 0 0

输 出 B A a b c d e f g 显示字形 消隐 BI LT D C × 0 1 1 1 1 0 × × × × 1 1 1 1 1 1 1 1 × × × × 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 1 1 0 0 0 0 1 0 1 1 0 0 0 0 0 0 1 0 1 1 0 1 1 0 1 0 0 1 1 1 1 1 1 0 0 1 6

0 0 0 0 0 0 0 0 0 0 0 0 1

1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 0 0 1 1 0 0 1 1 0 1 0 1 1 0 1 1 0 1 1 0 1 1 0 0 0 1 1 1 1 1 0 1 1 1 1 1 1 0 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 0 0 1 1 1 1 0 0 1 1 1 0 1 0 0 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 0 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 锁 存 消隐 消隐 消隐 消隐 消隐 消隐 锁存 1 × × × × CD4511与LED数码管的连接如图2－4所示。

图2－4 CC4511驱动一位LED数码管

7

实验三 触发器及其应用

一、实验目的

1、掌握JK、D和T触发器的逻辑功能 2、掌握集成触发器的逻辑功能及使用方法 3、熟悉触发器之间相互转换的方法 二、实验原理

触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。 1、JK触发器

在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。引脚功能及逻辑符号如图3－1所示。

JK触发器的状态方程为

Qn+1 ＝JQn＋KQn

J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。Q与Q 为两个互补输出端。通常把 Q＝0、Q＝1的状态定为触发器“0”状态；而把Q＝1，Q＝0定为“1”状态。

图3－1 74LS112双JK触发器引脚排列及逻辑符号

8

下降沿触发JK触发器的功能如表3－1 表3－1

输 入 输 出 J × × × 0 1 0 1 × K × × × 0 0 1 1 × Qn+1 1 0 φ Qn 1 0 SD 0 1 0 1 1 1 1 1 RD 1 0 0 1 1 1 1 1 CP × × × ↓ ↓ ↓ ↓ ↑ Qn+1 0 1 φ Qn 0 1 Qn Qn Qn Qn 注：×— 任意态 ↓— 高到低电平跳变 ↑— 低到高电平跳变

Qn（Qn ）— 现态 Qn+1（Qn+1 ）— 次态 φ— 不定态 JK触发器常被用作缓冲存储器，移位寄存器和计数器。 2、D触发器

在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为 Q

n+1

＝D，其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，

n

触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。有很多种型号可供各种用途的需要而选用。如双D 74LS74、四D 74LS175、六D 74LS174等。

图3－2 为双D 74LS74的引脚排列及逻辑符号。功能如表3－2。

9

图3－2 74LS74引脚排列及逻辑符号

表3－2 表3－3

输 入 输 出 D × × × 1 0 × Qn＋1输 入 n＋1输出 T × × 0 1 Qn1 ＋SD 0 1 0 1 1 1 RD 1 0 0 1 1 1 CP × × × ↑ ↑ ↓ Q SD 0 1 1 1

RD CP 1 0 1 1 × × ↓ ↓ 1 0 φ 1 0 Qn 0 1 φ 0 1 1 0 Qn Qn Qn 3、触发器之间的相互转换

在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。但可以利用转换的方法获得具有其它功能的触发器。例如将JK触发器的J、k两端连在一起，并认它为T端，就得到所需的T触发器。如图3－3(a)所示，其状态方程为： Qn+1 ＝TQn ＋TQn

(a) T触发器 (b) T'触发器

图3－3 JK触发器转换为T、T'触发器

T触发器的功能如表3－3。

由功能表可见，当T＝0时，时钟脉冲作用后，其状态保持不变；当T＝1时，时钟脉冲作用后，触发器状态翻转。所以，若将T触发器的T端置“1”，如图3－3(b)所示，即得T'触发器。在T'触发器的CP端每来一个CP脉冲信号，触发器的状态就翻转一次，故称之为反转触发器，广泛用于计数电路中。

同样，若将D触发器 Q端与D端相连，便转换成T'触发器。如图3－4所示。 JK触发器也可转换为D触发器，如图3－5。

10

图3－4 D转成T' 图3－5 JK转成D

三、实验设备与器件

1、直流稳压电源 2、数字存储示波器 3、信号发生器 4、面包板 5、74LS112 74LS00 74LS74 四、实验内容

1、测试双JK触发器74LS112逻辑功能 (1) 测试JK触发器的逻辑功能

按表3－4的要求改变J、K、CP端状态，观察Q、Q状态变化，观察触发器状态更新是否发生在CP脉冲的下降沿（即CP由1→0），记录之。 (2) 将JK触发器的J、K端连在一起，构成T触发器。 在CP端输入1HZ连续脉冲，观察Q端的变化。 表3－4

J K CP 0→1 1→0 0→1 1→0 0→1 1→0 0→1 Qn1 ＋Qn＝0 11

Qn＝1 0 0 0 1 1 0 1 1

1→0 3、测试双D触发器74LS74的逻辑功能 (1) 测试D触发器的逻辑功能

按表3－5要求进行测试，并观察触发器状态更新是否发生在CP脉冲的上升沿（即由0→1），记录之。

表3－5

D CP 0→1 1→0 0→1 1→0 Qn1 ＋Qn＝0 Qn＝1 0 1

(2) 将D触发器的Q端与D端相连接，构成T'触发器。 在CP端输入1HZ连续脉冲，观察Q端的变化。

3、双相时钟脉冲电路

用JK触发器及与非门构成的双相时钟脉冲电路如图3－6所示，此电路是用来将时钟脉冲CP转换成两相时钟脉冲CPA及CPB，其频率相同、相位不同。

分析电路工作原理，并按图3－6接线，用双踪示波器同时观察CP、CPA；CP、CPB及CPA、CPB波形，并描绘之。

图3－6 双相时钟脉冲电路

4、乒乓球练习电路

电路功能要求：模拟二名动运员在练球时，乒乓球能往返运转。

提示：采用双D触发器74LS74设计实验线路，两个CP端触发脉冲分别由两 名运动员操作，两触发器的输出状态用逻辑电平显示器显示。

12

五、实验预习要求 1、复习有关触发器内容 2、列出各触发器功能测试表格

3、按实验内容要求设计线路，拟定实验方案。 六、实验报告

1、列表整理各类触发器的逻辑功能。

2、总结观察到的波形，说明触发器的触发方式。 3、体会触发器的应用。

13

实验四 24s倒计时电路设计

一、设计目的

1、掌握用典型中规模集成计数器构成任意进制计数器的方法。 2、掌握时序控制电路的设计方法。 3、掌握555定时器产生时基信号的方法。

二、设计要求

设计、实现一24S倒计时电路，能够由按键或开关控制倒计时的开始、暂停、复位及到时时报警。

具体功能要求如下：

1、设计一个定时器，定时时间为24s，按递减方式计时，每隔1S，定时器减1；并能显示时间。

2、设置两个外部控制开关，控制定时器的直接启动/复位计时、暂停/连续计时。

3、当定时器递减计时到零（即定时时间到）时，系统发出声光报警信号，同时系统重新复位到24S。

4、实验室提供以下仪器和元器件：

直流稳压源、数字示波器、函数信号发生器、台式数字万用表及相关芯片74LS192×3，74LS04×2, 74LS20、74LS08、74LS02、555定时器，拨码开关、弹簧按键各1个，发光二极管8个或译码芯片CD4511和七段数码管各2个，少量阻容器件（10K,4.7K，10uF，0.1uF） 三、设计原理 1、系统整体框架

用计数器对1Hz时钟信号进行计数，其计数值即为定时时间，根据设计要求可知，计数初值为24，按递减方式计数，减到0时，输出报警信号，并能控制计数器暂停/连续计数，所以需要设计一个可预置初值的带是能控制端的递减计数器，其总体方案参考框图如5-1所示。其中计数器和控制电路是系统的主要部分。计数器完成24S计时功能，控制电路完成计数器的直接复位、启动技术、暂停/连续计数、定时时间到报警等功能，显示和报警在实验中均可用发光二极管实现。

14

外部操 作开关 秒脉冲 发生器 24s减 计数器 译码显示 控制电路 报警电路 图5-1 24s倒计时电路整体框图

2、24进制递减计数器设计

74LS192是十进制加/减可逆计数器。图5-2所示电路用两片芯片构成的可预置计数初值24的递减计数器。24进制递减计数器的预置数为（0010 0100）8421BCD。电路可采用串行进位方式级联，其计数原理为，当预置、清零无效，且CPU=1时，在CPD时钟脉冲上升沿作用下，计数器在预置数的基础进行递减计数。当计数器减计数到0时，其BO1发出一个负脉冲，作为十位计数器减计数的时钟信号，使十位计数器减1计数。当高低位计数器处于全0，可由计数器八位状态Q13Q12Q11Q10103Q02Q01Q00=00000000,反馈译码产生低电平输入给芯片预置数端，使两高低两块芯片进行异步置数，重置初值24，之后预置信号无效，在CPD时钟脉冲作用下，进入下一轮减计数。 3、时序控制电路设计

为保证满足系统的设计要求，在设计控制电路时，应正确处理各各信号之间的时序关系，时序控制电路要完成以下三个功能：

（1）当启动开关闭合时，控制电路应封锁时钟信号CP（秒脉冲信号），同时计数完成预置数功能，显示电路显示24。启动开关断开，计数器开始减计数。注：启动开关可选择弹簧按键。 （2）当暂停/连续开关拨在暂停位置上，计数器停止计数，处于保持状态；当暂停/连续开关拨在连续时，计数器继续累计计数。

（3）外部开关操作可采取去抖动措施，防止机械抖动造成电路工作不稳定。

根据上面的功能要求，时序控制电路的设计中，启动开关可与状态反馈译码信息通过与门控制74LS192的预置数端，连续/暂停信号控制减计数脉冲输入的起、停。 4、秒脉冲发生器

秒脉冲发生器是电路的时钟脉冲和定时标准，本设计对此信号要求并不太高，电路可采用555集成电路或又TTL与非门组成多谐振荡器构成。如可由555定时器加少量阻容元件产生10Hz脉冲信号再经一片74LS192十分频，产生1Hz时基信号，具体原理参见康华光主编教材《电子技术基础数字部分（第5版）》P421第八章 8.4.4节。或者由信号发生器产生1Hz脉冲

15

信号(freq=1Hz,Ampl=2.000V,offset=1.00V）。 四、设计步骤

1、预先查阅74LS192,555定时器等相关芯片资料，给出芯片物理逻辑引脚图和真值表。 2、实验前分析24s倒计时电路工作原理，画出24s倒计时电路整机电路原理图，并用Multisim10进行系统仿真测试。

3、在面包板上用两片74LS192及反馈译码电路搭建24进制减计数器，输入时钟脉冲可先由信号发生器产生（freq=1Hz,Ampl=2.000V,offset=1.00V），输出用发光二极管显示或译码驱动数码管显示均可。

4、增加时序控制电路，用弹簧按键和拨码开关实现启动计数、连续/暂停计数的控制操，观察实时控制结果。

5、用555定时器加少量阻容器件产生10Hz信号，再用74LS192十分频产生秒脉冲，输入到24S倒计时计数器中，并增加声光报警电路，整机实现24S倒计时功能。 五、设计报告

1、画出实验线路图，记录、整理实验现象及实验所得的有关波形。对实验结果进行分析。 2、总结使用集成计数器的体会。 六、参考书目

电子技术基础 数字部分（第五版）康华光等编著 高等教育出版社 P421-423 电子线路设计.实验.测试（第4版）罗杰 谢自美主编 电子工业出版社 P186-189

16