数电实验 下载本文

平顶山学院 数字电子技术实验教案

实验三 组合逻辑电路的分析与设计

[实验目的]

1、掌握组合逻辑电路的分析方法。

2、掌握组合逻辑电路的设计与测试方法。 [仪器设备]

1、+5V直流电源; 2、逻辑电平开关; 3、逻辑电平显示器;

4、CC4011×2 (74LS00) CC4012×3 (74LS20) CC4030 (74LS86) CC4081(74LS08) 74LS54×2 (CC4085) CC4001 (74LS02) [实验原理]

1、一位全加器

全加器的逻辑图及符号见图3-1,该电路接时选用74LS54、74LS86、74LS00集成块。

Y1 4 74LS001 2 74LSB674LS54ABC

图3-1

其逻辑表达式为: Sn=An○+Bn○+Cn-1

Cn=(An○+Bn)Cn-1+AnBn

2、四位全加器

本实验中所使用的四位全加器型号为74LS283、其外引线排列图见附录部分。74LS283是一个内部超前进位的高速四位二进制串行进位全加器。它能接收两个四位二进制数(A4A3A2A1、B4B3B2B1)和更低位的进位输入(C0),对每一位产生二进制和(∑4∑3∑2∑1)输出,并产生从最高有效位(第4位)产生的进位输出(C4)。

74LS83的内部结构逻辑图如图3-2。 3、一位数码比较器

该电路可以用来比较两个一位二进制数的大小,电路如图3-3,选用74LS00、74LS02集成块。

9

平顶山学院 数字电子技术实验教案

图3-2 74LS283的内部结构逻辑图

AA=BAB输入:接逻辑电平输出:接电平显示图3-3

1 2 74LS00 B3 4 74LS02

4、四位原码/反码转换器

A2B45C10D129+3QA+6QBA、B、C、D接电平输出QA、QB、QC、QD接电平显示+8QC直接地/电源+13M11QD

图3-4 四位原码/反码转换器

5、组合逻辑电路设计

(1)组合逻辑电路设计基本流程:设计要求→真值表→逻辑表达式(或卡诺图)→简化逻辑表达式→逻辑图→实验验证。

10

平顶山学院 数字电子技术实验教案

(2)组合逻辑电路设计举例

用“与非”门设计一个表决电路。当四个输入端中有三个或四个为“1”时,输出端才为“1”。

设计步骤:根据题意列出真值表如表3-1所示,再填入卡诺图表3-2中。 由卡诺图得出逻辑表达式,并演化成“与非”的形式:

Z = ABC+BCD+ACD+ABD

_________________________

= ABC·BCD·ACD·ABC

根据逻辑表达式画出用“与非门”构成逻辑电路如图3-5所示。

表3-1

A B C D Z 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 —————

—————

—————

—————

用实验验证逻辑功能。在实验装置适当位置选定两个14P插座,按照集成块定位标记插好集成块74LS20。按图3-5接线,输入端A、B、C、D接至逻辑开关,输出端Z接逻辑电平显示器,按真值表(自拟)要求,验证逻辑功能,并与表3-1进行比较,验证所设计的逻辑电路是否符合要求。

表3-2

DA BC 00 01 11 10 00 01 1 11 1 1 1 10 1 图3-5 表决电路逻辑图

[实验过程]

1、测试一位全加器的逻辑功能,电路如图3-1,数据填入表3-3。

2、测试四位全加器的逻辑功能,连接电路时A4、A3、A2、A1与B4、B3、B2、B1这两组二进制数及输入C0接至逻辑电平开关,输出∑4、∑3、∑2、∑1以及最高位输出C4分别接电平显示器。数据填入表3-4。

3、测试一位数码比较器的功能

电路见图3-3,A、B接至逻辑电平开关,A=B、A﹤B、A﹥B接电平显示器。数据填入表3-5。

4、测试四位原码/反码转换器的逻辑功能

11

平顶山学院 数字电子技术实验教案

改变输入A、B、C、D的状态,验证M=0(原码)和M=1(反码)时的实验结果,数据填入表3-6。

5、参看实验原理中相关步骤,用与非门74LS00和74LS20设计一个三输入表决电路,验证其逻辑功能,相关数据填入表3-7。 [原始纪录]

表3-3 A 0 0 1 1 0 0 1 1 B 0 1 0 1 0 1 0 1 Cn-1 0 0 0 0 1 1 1 1 Y Cn 表3-4 低位来的进位 C0 0 0 0 0 1 1 1 1 被加数 A4A3A2A1 加数 B4B3B2B1 和 ∑4∑3∑2∑1 向高位的进位 C4 表3-5

输 入 A 0 0 1 1 B 0 1 0 1 A=B 输 出 AB 表3-6

12