12. 集成触发器三种结构： 、 的
和 。 13. 函数
的反函数 = 。
14. 时序逻辑电路的功能表示方法有： 、 、和 。
15. N级环形计数器的计数长度是 ，N级扭环计数器的计数长度是 。
16. 寄存器按照功能不同可分为两类： 寄存器和 寄
存器。
17. 数字电路按照是否有记忆功能通常可分为两
类： 、 。
18. 由四位移位寄存器构成的顺序脉冲发生器可产生 个顺序脉
冲 19. 时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序
电路和 时序电路。 20. 触发器有 个稳态，存储8位二进制信息要 个触发器. 21. 一个基本RS触发器在正常工作时，它的约束条件是
它不允许输入
R+S=1，则
S= 且R= 的信号。
Q、
22. 触发器有两个互补的输出端
Q，定义触发器的1状态
为 ，0状态为 ，可见触发器的状态指的是 端的状态.
23. 一个基本RS触发器在正常工作时，不允许输入R=S=1的信号，
因此它的约束条件是 。 24. 在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为
触发器的 ，触发方式为 式或 式的触发器不会出现这种现象.
25. 逻辑代数又称为 代数。最基本的逻辑关系有 、 、
三种。常用的几种导出的逻辑运算为 、 、 、 、 。 26. 逻辑函数的常用表示方法有 、 、 。
27. 逻辑代数中与普通代数相似的定律有 、 、 。摩根定律又称
为 。 28. 逻辑代数的三个重要规则是 、 、 。 29. 逻辑函数F=A+B+CD的反函数F= 。 30. 逻辑函数F=A（B+C）·1的对偶函数是 。 31. 添加项公式AB+AC+BC=AB+AC的对偶式为 。 32. 逻辑函数F=ABCD+A+B+C+D= 。 33. 逻辑函数F=AB?AB?AB?AB= 。
34. 已知函数的对偶式为AB+CD?BC，则它的原函数为 。
9
35. 同一逻辑函数的两种逻辑表达式中的最大项 Mi 与最小项 mi 之间的关系有
Mi=___ ， Mi+mi=___。 36. 多变量异或运算时，若
或偶）
37. 七段译码器的输入是 ____ 码 。
38. 在多路复用器中， s 个输入用于选择 N 个数据源，则 s= ____
39. 带使能输入的 ____ 可以用做多路分配器。
40. 若 JK 触发器 Q*=Q' ，则输入（ J ， K ） = _____ 。如果用 D 触发器完成相
同功能，则 D= _____ 。
41. 时序电路又被称作有限状态机，并且可以进一步划分为 _____ 机和 _____ 机。 42. ____方程将触发器的下一状态定义为触发器当前状态和输入的函数。 43. 一个具有 n 个触发器的机器中，状态的总数为 _____ 。 44. 设计一个模 65 的同步计数器，至少需要 _____ 个触发器. 45. 产生序列 11101000 ，至少需要 _____ 个触发器。
46. 在状态图中，只要包含有 _____ 的时序电路都可称为计数器.
47. 一个 _____ 触发器就是一个一位的二进制计数器。 48. 已知m序列信号发生器的反馈函数f（Q）=Q3? Q4，则其循环长度（序列长度）S= 。 49. F（A，B，C，D）=1，其最小项表达式F=Σm（______________）。 50. 函数
*
，则 Xi=1 的个数必为 ___数。（奇
，其反函数=_______________；对偶式
F=____________。
51. RAM与ROM的区别是 。
52. 动态存储单元为不丢失信息，必须 。 53. 将D触发器的D端连在
端上，假设Q（t）=0，则经过100个脉冲作用后，它的
次态Q(t+100)为_________________________。
54. 已知一个最长线性序列码发生器的反馈函数是F（Q）=Q5Q6，试求：序列码的长度
S= ；需用触发器的个数N= 。 55. RAM的优点是__________，___________；缺点是___________，它是______存储器。 56. 由于R-S触发器有_________个稳态，因此它可记录_________________位二进制
码。若存储一字节二进制信息，需要_____________个触发器。 57. 组合电路与时序电路的主要区别： 。 58. PAL的与阵列_____编程，或阵列_____编程。
59. 将逻辑函数F(A , B)?A?B化成最小项之和的标准形式：
F(A , B)??mi(i= )。
60. 三态门的输出端有三种可能出现的状态： 、 和 。 61. 写出T触发器的特征方程： 。
62. 衡量存储器性能的两个重要指标是 和 。
63. 与模拟信号相比，数字信号的特点是它的 性。一个数字信号只有 种 取值分别表示为 和 。
64. 布尔代数中有三种最基本运算： 、 和 ，在此基础上又
派生出四种基本运算，分别为 、 、 和 。
10
65. EPROM是 可编程只读存储器，EEPROM是 可编程只读存储器。 66. FPGA是指 ，它是一种 密度的可编程逻辑器件。 67. GAL是指 ，ISP是指 。
68. 函数式F=AB+BC+CD 写成最小项之和的形式结果应为∑m ( ),
写成最大项之积的形式结果应为∏M( )。 69. 判断下列逻辑运算说法是否正确。 （1） 若X+Y=X+Z，则Y=Z；( ) （2） 若XY=XZ，则Y=Z；( )
（3） 若X⊕ Y=X⊕ Z，则Y=Z；( )
70. 组合逻辑电路的特点是任意时刻的 状态仅取决于该时刻的
状态，而与信号作用前电路的状态 。
71. 组合逻辑电路在结构上不存在输出到输入的 ， 因此 状态不影 响 状态。
72. 数据分配器的结构与 相反，它是一种 输入， 输出的逻辑电路。从哪一路输出取决于 。
73. 一个十六路数据选择器，其地址输入端有 个。
74. 设A0、A1 为四选一数据选择器的地址码，X0～X3 为数据输入，Y 为数据输出，
则输出Y 与数据输入和地址码的关系为 。
75.描述触发器的逻辑功能的方法有 ； ； ；
76. 将基本RS 触发器的S 和Q、R 和Q端相连成新的触发器，其特征方程是 。 77. 若D 触发器的D 端连在Q端上，经100 个脉冲作用后，其次态为0，则现为 。 78. SD 和RD 为触发器的异步置1 和置0 端，若触发器异步置0，须使SD= ，
RD= ，而与 和 无关。
79. 对于JK 触发器，若J=K，则可完成 触发器的逻辑功能；若K = J，
则可完成 触发器的逻辑功能。 80. 时序逻辑电路一般由 和 两步分组成的。时序逻辑电路的特点是
某一时刻的 状态不仅取决于该时刻的 ，而且与信号作用前电路的状态 。
81. 时序逻辑电路在结构上存在输出到输入的 ，因此， 状态会
影响 状态。 82. 时序逻辑电路分为两类： 和 。其中 有一个统一
的时钟脉冲源，存储电路里所有 的状态变化，都在同一个时钟脉冲CP 作用下同时发生；而 没有统一的时钟脉冲。
83. 时序逻辑电路中的存储电路受时钟控制的 组成。
84. 同步时序逻辑电路中，所有触发器状态的变化都是在 操作下
进行的；异步时序逻辑电路中，各触发器的时钟信号 ，因而触发器
状态的变化并不都是 发生的，而是 。 85. 全面描述一时序逻辑电路的功能， 必须使用三个方程式。它们
是 、 、 .
86. 为了把时序电路的逻辑功能直观、形象地显示出来，有时需要把有输出方程、状态
方程和控制方程表示的逻辑关系表示成 、 、或 的形式。
87. 触发器有 个稳定状态，它可以记录 位二进制码，存储8 位二进
制信息需要 个触发器。
11
88. 用来表示时序电路状态转换规律的输入、输出关系的有向图称为 ，计数器
中有效状态的数目称为计数器的 。
89. 模为2 的正整数次幂的二进制递增计数器，若从其反向输出端Q输出，则得同模 计数器。
90. 计数器的功能是 ，它是用电路的 来表示计数值。计数器的模是
指 。
91. 按计数进位制计数器可分为 和 两类。按进位方式计数器可分为 和 两类。按逻辑功能计数器可分为 、 和 等 92. 在各种寄存器中，存放N 位二进制数码需要 个触发器。 93. 用反馈移位寄存器产生11101000 序列，至少需要 个触发器。 94. n 级反馈移位寄存器的状态数是 。
95. 有一个移位寄存器，高位在左，低位在右，欲将存放在该移位寄存器中的二进制数
乘上十进制数4，则需将该移位寄存器中的数左移 位，需要 个移位脉冲。
96. 逻辑系统包括 、 和 三部分组成。
97. 将一个包含有32768 个基本单元的存储电路设计成4096 个字节的RAM，则该RAM 有 根数据线， 根地址线。
98. 有一个容量为256× 4 位的RAM，该RAM 有 个基本存储单元，该RAM 每次
访问 个基本存储单元，该RAM 有 根地址线。 99. 将一个包含有16384 个基本单元的存储电路设计设计成8 位为一个字节的
ROM，该ROM 有 个地址， 个数据读出线。 100. 半导体存储器从存取功能上可以分为 存储器和 存储器。存储
器容量的扩展方式有 和 两种。 三、综合题。
1、用卡诺图法化简下列各式。
2、利用与非门实现下列函数，并画出逻辑图。
3、分析下图所示的逻辑电路，写出表达式并进行简化。
4、分析下图所示的逻辑电路，写出表达式并进行简化。
12