电子时钟系统设计
外围端口连接外围电路，来实现电子时钟的设计，它具有控制性比较准确，抗干扰能力强，而且它又是电子产品的发展的方向，因此这个方案很好，但是我们现在对PLC器件接触的还不多，对它了解的不多，编程时有很大的麻烦，所以不采用这种方案。
第二个方案是利用AT89C51单片机为核心，利用单片机灵活的编程设计和丰富的IO端口，及其控制的准确性，实现基本的数字时钟的时间显示。而且还之所以选择用AT89C51单片机是因为我们大学这几年主要学的就是这个单片机，我们对此比较熟悉，能够很好的完成编程的问题，同时这种单片机还具有控制灵活准确性好且保密性强还具有扩展功能。
综上所述，我选择了第二种方案，这种方案的设计对我们来说也不是太大的挑战，而且还使我们能够更好的完成毕业论文的设计。
1.2.2 设计的思路
该系统具有时间显示功能，系统以AT89C51为核心，主要进行基于AT89C51低功耗MCU的字符型数字钟及其系统的研究。操作简单，数字钟能长期、连续、可靠、稳定的工作，可以同时显示小时、分钟和秒，同时还具有体积小、功耗低等特点，便于携带，使用方便。设计包括硬件系统的设计和软件设计，使用了AT89C51单片机芯片控制电路，单片机控制电路简单且省去了很多复杂的线路，使得电路简明易懂，使用键盘键上的按键来调整时钟的时、分、秒。软件使用单片机汇编语言编程。该汇编程序通过KeilC51进行编译，生成烧录HEX文件。KeilC51是一个功能强大的开发平台，有功能齐全的软件模拟调试及硬件调试环境。硬件电路图使用PROTEUS绘图软件绘制。
2
电子时钟系统设计
2 核心模块简介
2.1 单片机芯片的简介
2.1.1单片机的主要引脚介绍
AT89C51是美国ATMEL公司生产的低电压，高性能CMOS8位单片机，片内含4k 字节的可反复擦写的只读程序存储器（PEROM）和128 字节的随机存取数据存储器（RAM），器件采用ATMEL公司的高密度、非易失性存储技术成产，兼容标准MCS-51指令系统，片内置通用8位中央处理器（CPU）和Flash存储单元，功能强大的AT89C51单片机可提供许多高性价比的应用场合，可灵活应用于各种控制领域。AT89C51单片机为很多嵌入式控制提供了一种灵活性高且价廉的方案。其引脚排列如图2-1-1所示：
图2-1-1 AT89C51引脚图
AT89C51提供以下标准功能：40个引脚、4K Bytes Flash片内程序存储器、128 Bytes的随机存取数据存储器（RAM）、32个外部双向输入/输出（I/O）口、5个中断优先级2层中断嵌套中断、2个数据指针、2个16位可编程定时/计数器、2个全双工串行通信口、看门狗（WDT）电路、片内振荡器及时钟电路。此外，AT89C51可降至0Hz的静态逻辑操作,并支持两种软件可选的节电工作模式。空闲模式下，CPU暂停工作，而RAM、定时/计数器、串行通信口、外中断系统可继续工作。掉电模式冻结振荡器而保存RAM的数据，停止芯片其它功能直至外中断激活或硬件复位。同时该芯片还具有
3
电子时钟系统设计
PDIP、TQFP和PLCC等三种封装形式，以适应不同产品的需求。
管脚说明： VCC：供电电压。 GND：接地。
P0口：P0口为一个8位漏级开路双向I/O口，也即地址/数据总线复用口。作为输出口用时，能驱动8个TTL逻辑门电路。对端口写“1”时，被定义为高阻输入。
在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8位）和数据总线复用，在访问期间激活内部上拉电阻。
在Flash编程时，P0口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。
P1口： P1口是一个带内部上拉电阻的8位双向I/O口,P1口的输出缓冲级可驱动(吸收或输出电流)4个TTL逻辑门电路。对端口写“1”,通过内部的上拉电阻把端口拉到高电平,此时可作输入口。作输入口使用时,因为内部存在上拉电阻,某个引脚被外部信号拉低时会输出一个电流(IIL)。
在Flash编程和程序校验期间,P1接收低8位地址。部分端口还有第二功能,如表1所示：
表1 P1口部分引脚第二功能
端口引脚 P1.5 P1.6 P1.7 第二功能 MOSI(用于ISP编程) MISO(用于ISP编程) SCK (用于ISP编程) P2口:P2口是一个带有内部上拉电阻的8位双向I/O口, P2口的输出缓冲级可驱动(吸收或输出电流)4个TTL逻辑门电路。对端口写“1”,通过内部的上拉电阻把端口拉到高电平,此时可作输入口。在Flash编程或校验时,P2亦接收高位地址和其它控制信号。
P3口: P3口是一个带有内部上拉电阻的双向8位I/O口, P3口的输出缓冲级可驱动(吸收或输出电流)4个TTL逻辑门电路。对P3口写“1”时,它们被内部的上拉电阻拉高并可作为输入端口。作输入口使用时,被外部信号拉低的P3口将用上拉电阻输出电流(IIL)。
P3口除了作为一般的I/O口线外,更重要的用途是它的第二功能,如表2所示: P3口还接收一些用于Flash闪速存储器编程和程序校验的控制信号。
4
电子时钟系统设计
表2 P3口引脚第二功能
端口引脚 P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7 第二功能 RXD (串行输入口) TXD (串行输出口) INT0 (外部中断0) INT1 (外部中断1) T0 (定时/计数器0) T1 (定时/计数器1) WR (外部数据存储器写选通) RD (外部数据存储器读选通) RST：复位输入。当振荡器工作时，RST引脚出现两个机器周期以上的高电平时间将使单片机复位。WDT溢出将使该引脚输出高电平,设置SFR AUXR的DISRTO位(地址8EH)可打开或关闭该功能。 DISRTO位缺省为RESET输出高电平打开状态。
ALE/PROG:当访问外部存储器或数据存储器时，ALE(地址锁存允许)输出脉冲用于锁存地址的低8位字节。即使不访问外部寄存器,ALE仍以时钟振荡频率的1/6输出固定的正脉冲信号,因此它可对外输出时钟或用于定时目的。值得注意的是:每当访问外部数据存储器时将跳过一个ALE脉冲。
对Flash存储器编程期间，该引脚还用于输入编程脉冲(PROG)。
如有必要,可通过对特殊功能寄存器(SFR)区中的8EH单元的D0位置位,可禁止ALE操作。该位置位后,只要一条MOVX和MOVC指令才会激活ALE。此外,该引脚会被微弱拉高,单片机执行外部程序时,应设置ALE无效。
PSEN：程序存储允许(PSEN)输出是外部程序存储器的读选通信号,当AT89S51由外部程序存储器取指令(或数据)时,每个机器周期两次PSEN有效,即输出两个脉冲。当访问外部数据存储器时,没有两次有效的PSEN信号。
EA/VPP：外部访问允许。欲使CPU仅访问外部程序存储器（地址为0000H-FFFFH），EA端必须保持低电平(接地)。需要注意的是:如果加密位LB1被编程,复位时内部会锁存EA端状态。
5