net spacing Modes中开启分析选项，如图。并在same net spacing – Options中开启相应层的DRC选项，如图。为了避免和Spacing DRC混淆，Same Net Spacing DRC显示为小写，如图。区域约束规则设置region约束就是15.X 的 Area 约束。在pcb布线时有些区域比如bga封装区因为过孔密集需要特殊的线宽线距约束，此时设置region就可以满足要求首先，创建region区域。在physical或者 spacing工作表下新建一个区域(Region)约束。输入名字。建立完成后，在pcb板上画出一个区域。选择 shape-regtanglar，注意在右边的options 窗口中，active class subclass 选择 constrait region，选定你需要约束的那一层，在 assign to region 里选择刚刚建好的好个区域规则(RGN2)将这个规则指定到这个区域中。建好了region就可以赋予相应的规则了。建立区域物理规则如图，在菜单中选择Create –

region-class，弹出的对话框中选择需要约束的class组，就可以建立在该区域下class组的走线物理约束规则。设定好约束后，在region区域就会按照特定的规则走，出了region后就按照一般的规则走。建立区域间距约束规则创建region-class规则如图，在菜单中选择Create – region-class，弹出的对话框中选择需要约束的class组，就可以建立在该区域下class组的走线间距约束规则。创建

region-class-class规则、如图，在菜单中选择Create –

region-class-class，弹出的对话框中选择需要约束的两组class组，就可以建立在该区域下两组class组相遇时的走线间距约束规则。如图所示，在区域内设置两线最小间距1mil，布线时间距不少于1mil就不会有DRC错误。等长约束设置首先设置管脚对(pin pair).在Electrical-net-Relative Propagation Daley工作表中，选中要建立的网络名，右键选择Create-Pin Pair。在弹出的对话框中选择管脚。创建match group将所有设置等长的网络创建好的管脚对后，选中管脚对，右键选择create-match group。输入名字后即可创建match group。等长设置设置好match group后就可设置等长了。主要设置参数如下图所示Scope:可以选择Local和global。Local意为仅比较同一Net或XNet内的管脚对，Global意为比较同一Match Group内的所有管脚对。一般选择Global即可。Pin delay：大多是在pin之间的延时不一致时，需要做一个补偿，那就需要设置pin delay，指的是IC包装内部的长度。需要在菜单Analyze -> Analysis Modes填入->Options.勾Analyze选PinDelay开启此功能。打开后，在计算线长时就会包括这段线长。另外pin delay下的Z Axis Delay指的是计算线长时是否考虑Via的长度，设置好了叠层参数后就会加上via的长度。delta：tolerance：这项控制了match group内的线长差。单位有三种：ns，mil，%；单位%指以目标线的N%为公差。对已经走好的线，以最长

值为目标线。Delta指的是基准线比目标线长还是短，长则写入+delta值，短则写入-delta值，和目标线一样长则写入0，计算公差时的基准线便是目标线长加上delta值的结果。如上图，target线长2120.08mil，delta值为20mil， 计算差值时就是（2120.08+20）-1680.28=459.80mil。Tolerance值为于基准线的误差，是+/-误差。如果写50mil其实为+50/-50mil误差，实际为100mil的误差。一般设置等长时Delta为0，有特殊需要时可以考虑设置delta值。对不满足约束的走线，显示“ED”错误，如图所示。电气规则规则设置内容（1）Net/Singal Intergrity工作表中包括了Electrical Properties,Reflection,Edge Distortions，Estimated Xtalk，Simulated Xtalk和SSN六种用于设置电气属性的选项。不同的选项可以进行不同属性的设置，具体内容如下。1 Electrical Properties选项。 Frequency：表示网络的频率。 Period：表示网络的周期，如果在Frequency项中输入了具体的数值，在周期栏中会自动算出频率，相应的当输入具体周期的数字是频率也会自动出现。 Duty cycle：表示占空比。 Jitter：表示时钟抖动值。 Cycle to measure：表示仿真时测量数据的周期。2 Reflection选项 overshoot在max列中输入过冲约束。在“hign actual”选项中出现的为网络的实际高，低电压，在“margain”选项中显示的为最差情况的实际值和“max”的差值。 Noise Margin在“min”选项

中出现的最小裕量约束吗，参考点为接受端的高和低阀值。3 Edge Distortions选项后，可进行如下特性设置。 Edge secsitivity：标记网络或者扩展接受端是否对单调性敏感。 First incident switch：标记第一个波形到了时，是否需要转换。4 Estimated Xtalk选项 Active window：表示网络正处于转换或者产生噪声的窗口。 Senstive window：表示网络处于稳态和易受干扰的状态窗口。 Ignore nets：表示计算串扰时可以忽略的网络。 Xtalk：在“max”列填写受扰网路上最大允许的串扰。 peak xtalk：在“max”列填写一个干扰网路对受扰网络上产生的最大可以允许的串扰。5 Simulated Xtalk选项。该工作表的约束内容与Estimated Xtalk工作表的约束内容相同，区别是Simulated Xtalk工作表用于查看仿真的串扰结果；Estimated Xtalk工作表用于预测串扰结果。6 SSN选项 Max SSN：最大同时转换噪声，单位MV。 Power bus name：电源总线名。 Ground bus name：地总线ming。 Actual：实际噪声。 Margin：裕量，如果为负值，则将会有冲突发生。(2)设置时序规则1 Switch/settle Delays工作表。Switch/Settle Delays工作表主要用于设置可以允许第一个转换延迟和最大的建立延迟，通过仿真对实际值和约束值进行比较，得出裕量值。2 setup/Hold工作表。在Setup/Hold工作表中可以填写时钟的网络名称，周期，时钟延迟和时钟偏移等数值，将这些数