Q?所对应的电压波形，设触发器的初始状态Q=0。

CLK0?SDR1JC11KSQ0?RD0J0K0ttttt?RDJCLKK?SDQ?

题图5.8

CLK0?SD0?RD0J0K0Qttttttt0Q’0解：电压波形如图

10. 试分析题图5.9所示电路的逻辑功能，列出真值表，写出逻辑函数式。

RG2G1G3QCLKG5G4G6SQ?

题图5.9

解：

CLK R S Qn?1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Qn Qn Qn Qn Qn Qn 0 0

n?1n可得出逻辑表达式为 Q?QCLK?0 CLK?1Qn?1?R'Qn 11. 电路及输入波形如题图5.10所示，其中FF是维持阻塞D触发器，请根据输入端 CLK和A、B的波形画出输出端Q、Q?的波形。设触发器的初始状态Q=0。

CLKFFABCLK1DC1QQ?0A0B0ttt

题图5.10

CLK0A0B0ttA?B0Qtt0Q’tt0解：电压波形如图

12. 试画出题图5.11所示电路Q0、Q1的波形图，已知FF0和FF1是上升沿触发的JK触发器，且触发器的初始状态均为0。

11JC11KQ01JC11KQ1CLK0t?Q0Q1?CLK

题图5.11

CLK0Q0ttt0Q10解：电压波形如图

13. 已知D触发器如题图5.12所示，请将其转换为JK触发器。 解：Qn?1?JQn'?K'Qn?D，将其转换为JK触发器如图

KDJ1DC1QQ?CLK

14. 已知D触发器如题图5.13所示，请将其转换为T触发器。

D1DC1QQ?D1DC1QQ?CLKCLK

题图5.12 题图5.13

DT

1DC1QQ?CLK 解：Qn?1?T?Q?D，将其转换为T触发器如图

n

15. 用VHDL语言描述RS触发器的逻辑功能，并完成编译和波形仿真。 第六章

习 题

一、填空题

1. 寄存器可以分为基本寄存器和移位寄存器两种。

2. 74LS161是具有同步置数、异步清零、保持和计数4种功能。 3. 时序逻辑电路输出信号的特点可以分为Mealy型和Moore型。

4. 计数器按内部触发器是否同时翻转可以分为同步计数器和异步计数器。

5. 计数器按计数增减趋势不同 可以分为加法计数器、减法计数器和可逆计数器。 6. 用n个D触发器构成的环形计数器，其有效循环中状态数为n个。 7. 用n个D触发器构成的扭环形计数器，其有效循环中状态数为2n个。 8. 用4位二进制加法计数器计数，最多可以计15个脉冲信号。

9. 要使8位代码全部串行移入8位寄存器中，需要串行输入8个移位脉冲。 10. 4位同步并行输入寄存器输入一个新的4位数据需要1个移位脉冲信号。

二、分析与设计题

1. 分析题图6.1所示时序逻辑电路的逻辑功能，要求写出电路的驱动方程、状态方程和输出方程，画出状态转换图，说明能否自启动。

FF11JC11KCLKQ1Q1?FF21JC11KQ2?Q2FF31JC11K?Q3Q3?Q3Y

题图6.1

J1?K1?Q3n'解：该电路为同步时序逻辑电路，驱动方程为J2?K2?Q1nK3?Q3n

nJ3?Q1nQ2特性方程为Qn?1?JQn'?K'Qn

nnnnQ1n?1?J1Q1'?K1'Q1?Q3n'Q1'?Q3nQ1状态方程为Q2n?1nnnnn?J2Qn2'?K2'Q2?Q1Q2'?Q1'Q2

nnnnnnnQ3n?1?J3Q3'?K3'Q3?Q1nQ2Q3'?Q3n'Q3?Q1nQ2Q3'输出方程为Y?Q3n

状态转换表为

现 态 nQ3n Q2 Q1n 次 态 Q3n?1 Q2n?1 Q1n?1 输 出 Y 0 0 0 0 0 0 0 0 1 0 1 0 0 0 1 0 1 0 0 1 0