2013年

18、某CPU主频为1.03GHz，采用4级指令流水线，每个流水线的执行需要1个时钟周期。假定CPU执行了100条指令，在其执行过程中，没有发生任何流水线阻塞，此时流水线的吞吐率为（ ）

A、0.25×109条指令/秒 B、0.97×109条指令/秒 C、1.0×109条指令/秒 D、1.03×109条指令/秒

练习

1、CPU中的译码器主要用于（）

A、地址译码 B、指令译码 D、选择多路数据到ALU D、数据译码 2、下列叙述中（）是错误的

A、采用微程序控制器的处理器称为微处理器

B、在微指令编码中，编码效率最低的是直接编码方式

C、在各种微地址形成方式中，增量计数器法需要的顺序控制字段较短 D、CMAR是控制器中存储地址寄存器 3、在CPU的寄存器中，（）对用户是透明的

A、程序计数器 B、状态寄存器 C、指令寄存器 D、通用寄存器 4、数据寄存器中既能存放源操作数，又能存放结果的称为（） A、锁存器 B、堆栈 C、累加器 D、触发器 5、下面有关CPU的寄存器的描述中，正确的是（） A、CPU中的所有寄存器都可以被用户程序使用

B、一个寄存器不可能即作数据寄存器，又作地址寄存器 C、程序计数器用来存放指令

D、地址寄存器的位数一般和存储器地址寄存器MAR的位数一样 6、CPU中不包括（）

A、存储器地址寄存器 B、指令寄存器 C、地址译码器 D、程序计数器 7、下面（）部件不包含在中央处理器CPU中

A、ALU B、控制器 C、寄存器 D、DRAM 8、控制器时序的同步控制是（）

A、只适用于CPU控制的方式 B、由统一时序信号控制的方式

C、所有指令执行时间都相同的方式 D、不强调统一时序信号控制的方式 9、采用同步控制的目的是（）

A、提高执行速度 B、简化控制时序

C、满足不同操作对时间安排的需要 D、满足不同设备对时间安排的需要 10、异步控制常用于（）

A、CPU访问外围设备时 B、微程序控制器中 C、微型机的CPU控制中 D、硬布线控制器中 11、以下有关机器周期的叙述中，错误的是（）

A、通常把通过一次总线事务访问一次主存或I/O的时间定为一个机器周期 B、一个指令周期包含多个机器周期

C、不同的指令周期所包含的机器周期数可能不同 D、每个指令周期都包含一个中断响应机器周期 12、超标量流水技术（）

A、缩短原来流水线的处理周期

B、在每个时钟周期内同时并发多条指令

C、把多条能并行操作的指令组合成一条具有多个操作码字段的指令 D、都不对

13、硬布线控制器与微程序控制器相比（） A、硬布线控制器的时序系统比较简单 B、微程序控制器的时序系统比较简单 C、两者的时序系统复杂程度相同

D、两者时序系统复杂程度不确定

14、设有如图所示单总线结构，分析如下指令的执行流程。

（1）ADD R0，（R1） 功能为（（R1））+（R0）→R0 （2）ADD R3，R1，R2 功能为（R1）+（R2）→R3 （3）JC D 功能为当C=1时，跳转到（PC）+D → PC （4）MOVE R1，R2 功能为（R1）→R2

（5）MOVE mem1，mem2 功能为主存mem1单元内容写入mem2地址单元中 （6）MOVE mem1，（mem2） 功能为主存mem1单元内容写入另一单元，其地址在mem2单元中

（7）ADD R1，mem 功能为（R1）+（mem）→R1 （8）STORE （mem），R1 功能为（R1）写入内存单元，其地址在mem地址单元中 解：（1）（PC）→MAR, R （PC）+1→PC M（MAR）→MDR

（MDR）→IR 完成取指操作 （R1）→MAR, R

M（MAR）→MDR, （R0）→Y （Y）+（MDR）→Z （Z）→R0 （2）（PC）→MAR, R （PC）+1→PC M（MAR）→MDR

（MDR）→IR 完成取指操作 （R1）→Y

（Y）+（R2）→Z （Z）→R3 （3）（PC）→MAR, R （PC）+1→PC M（MAR）→MDR

（MDR）→IR 完成取指操作 IF C=1 THEN （PC）→Y （Y）+Ad（IR）→Z

（Z）→PC

（4）完成取指操作都一样，后面指令都省去取指步骤 （R1）→R2

（5）IR（mem1）→MAR, R M（MAR）→MDR IR（mem2）→MAR, W （MDR）→M（MAR） （6）IR（mem1）→MAR, R M（MAR）→MDR （MDR）→Y

IR（mem2）→MAR, R M（MAR）→MDR （MDR）→MAR （Y）→MDR, W

（MDR）→M（MAR） （7）IR（mem）→MAR, R M（MAR）→MDR （MDR）→Y

（Y）+（R1）→Z （Z）→R1

（8）IR（mem）→MAR, R M（MAR）→MDR （MDR）→MAR （R1）→MDR, W

（MDR）→M（MAR） 15、设有如下所示双总线结构，ALU的功能有：F=A+B（ADD），F=A-B（SUB），F=A+1（INC），F=A-1（DEC），F=A，可通过总线连接器G将总线B的信息直接传到F总线，其控制信号为Gon。

（1）分析指令ADD R0，（R1）的流程和控制信号，其功能是将R0内容和R1中地址所指向单元内容相加后送R0中。

（2）分析指令ADD X（R1），（R2）+的流程和控制信号，其中X在本条指令的下一个存储单元，源操作数有效地址为X+（R1），目的操作数地址为（R2），然后执行（R2）+1送R2。

解：（1）

? （PC）→MAR，（PC）→Y，Read ：PC→B，Gon，F→MAR，F→Y，Read ? M（MAR）→MDR，（Y）+1→PC ：M→MDR，INC，F→PC ? （MDR）→IR ：MDR→B，Gon，F→IR

? （R1）→MAR，Read ：R1→B，Gon，F→MAR，Read ? M（MAR）→MDR，（R0）→Y ：M→MDR，R0→B，Gon，F→Y ? （Y）+（MDR）→R0 ：MDR→B，ADD，F→R0 （2）

? （PC）→MAR，（PC）→Y，Read ：PC→B，Gon，F→MAR，F→Y，Read ? M（MAR）→MDR，（Y）+1→PC ：M→MDR，INC，F→PC ? （MDR）→IR ：MDR→B，Gon，F→IR