对于多晶硅栅对有源区的覆盖，如果多晶硅栅不能充分覆盖有源区，在注入的时候会导致源漏短接，造成短路。

多晶硅栅充分覆盖有源区(a)和未充分覆盖有源区(b)的版图、剖面图的对比

1.3.2 设计规则的实例

1．N-well（TB）层设计规则 a. b. c. d. e. f. g. h.

N-well width for interconnect 2.5 N-well width for resistor 4.0 N-well spacing with different potential 4.0 N-well spacing with same potential 1.4 Overlap from N-well to N+ inside N-well(pick up) 0.4 Space from N-well to N+ outside N-well 2.1 Overlap from N-well to P+ inside N-well 1.3 Space from N-well to P+ outside N-well(for P-well pick up) 0.8

2．N-well（TB）层设计规则解读

2．设计规则图示

Overlap from N-well to P+ inside N-well >= 1.3um

Spacing of N+ Active to P+ Active inside N-well >= 1.0um

【小提示】

设计规则通常分为微米设计规则和λ设计规则两种： 微米设计规则以微米为单位直接描述版图的最小允许尺寸；

λ设计规则以λ为基准，最小允许尺寸均表示为λ的整数倍。λ近似等于将图形移到硅表面上可能出现的最大偏差。如限制最小线宽为2λ，窄了线条就可能断开。λ可以随着工艺的改进而线性缩小，这就使设计变得更加灵活。

1.5.2 版图验证

版图绘制的下一个步骤就是版图验证。

版图验证的目的：版图是否满足设计规则、版图的布线与实际电路图的连接关系是否一致、版图是否违反电气规则、提取参数以进行后仿真。

1.5.2 版图验证的原因

首先设计规则多达几千条，而且芯片版图有很多的部件和连线，即使是世界上最严谨的人也难免在个别地方有被疏忽的错误；其次芯片版图中即使很微小的错误，也可能导致制造出来的芯片报废；再次制造掩膜版的费用比较高，同时芯片制造周期也很长，所以为了降低芯片开发成本、缩短流片时间必须保证制版数据准确无误，也就意味着必须进行版图验证。

1.5.2 版图验证的工具

版图验证工具主要有：Diva、Dracula、Calibre。

Diva是一个与版图编辑器完全集成的交互验证工具，它是嵌入在cadence的主题框架中，是在线验证，比较简单快捷，但是验证较为粗略；Dracula验证系统目前是版图验证的标准，运算能力强，能验证和提取较大电路，但使用不如Diva简便；Calibre是Mentor公司开发的优秀工具，同时具有Diva和Dracula的有点，逐渐成为业界的最佳选择。

下面以Dracula工具为例，详细介绍版图验证工具的用法。 1. Dracula工具集组成

DRC（Design Rule Checking）、Electrical Rule Checking（ERC）、Layout versus Schematic cross checking（LVS）、Layout Parameter Extraction（LPE）、Parasitical Resistor Extraction（PRE），其中DRC和ERC一般都是合并执行的。 2. Dracula工具集简介

DRC，即版图设计规则检查：

（1）对版图几何图形进行检查其是否符合工艺规定 （2）检测无效器件

（3）检测错误的注入类型、衬底偏置、电源和地连接等 LVS，即版图与电路图的一致性检查：

（1）LVS程序检查版图找出器件，然后提取出来与电路图进行比照。 （2）需预先提取版图电路图的网表 LPE：版图寄生参数提取：