稳定状态，不能用作内部逻辑电路时钟，所以要在DCM模块锁定后，再经过适当延迟才能将片内逻辑复位。

发送部分的复位主要包括TXPMARESET和TXPCSRESET，接收部分的复位主要包括RXPMARESET 和RXPCSRESET。TXPMARESET复位用于复位PMA和重新初始化PMA 功能。其引脚电平为高时，复位PLL控制逻辑和内部的PMA分频器，同时也使发送器PLL LOCK信号为低并且迫使TX PLL进行校验。TXPMARESET引脚的高电平至少要持续3个USRCLK时钟周期。当TXPCSRESET引脚电平为高时，TX PCS模块被复位。TX PCS模块包括：TX Fabric接口，8B/10B编码器，10GBASER编码器，TX缓冲器，64B/66B扰码器和10GBASER自适应同步器。TXPCSRESET复位与TXPMARESET 复位是相互独立，互不影响的。Rocket I/O模块要求复位输入至少保持两个USRCLK时钟周期，才能完成FIFO的初始化。

TXPCSRESET复位的要求如下：

（1）在TXPCSRESET复位时，TXUSRCL K和PCS 的TXCL K时钟必须已经保持稳定，以便初始化发送缓冲器。

（2）TXPCSRESET 引脚电平为高，至少要持续3个TXUSRCL K或TXUSRCL K2时钟周期。 （3）在TXPCSRESET 复位结束后，TX PCS 模块至少需要5 个时钟周期（以TXUSRCL K或TXUSRCLK2中最长的时钟周期为准）来完成各个子模块的复位。

发送部分的复位时序图如图10-13所示。接收部分的复位时序图和复位要求与发送部分类似，请参见Xilinx公司的技术文档[13]。

图10-13 发送部分的复位时序图

10）上电顺序

虽然Rocket I/O模块对于上电顺序没有要求，任意的上电顺序也不会损坏芯片，但为了减少上电的瞬间电流，最好按照下面的上电顺序：

（1）首先以任意顺序加载FPGA的VCCINT以及VCCAUX电源； （2）其次加载AVCCAUXRX电源；

（3）最后以任意顺序加载AVCCAUXRX、VTTX以及VTRX电源。

3．Rocket I/O硬核模块接口信号说明

1）时钟信号

Rocket I/O时钟信号分为两类：一类用于收发器高质量的时钟，另一类用于接收/发送缓冲器进行数据交换的同步时钟，具体如表10-2所列。

表10-2 Rocket I/O时钟信号简要说明列表

2）数据发送模块信号

数据发送模块的信号类型众多，包括数据信号、发送模块的控制信号、状态控制信号、内部组件的配置信号等，其简要功能如表10-3所列。

表10-3 Rocket I/O数据发送模块信号简要说明列表

3）数据接收信号

数据接收模块信号和发送模块的信号对应，包括数据信号、发送模块的控制信号、状态控制信号、内部组件的配置信号等，其简要功能如表10-4所列。 表10-4 Rocket I/O数据接收模块信号简要说明列表

4）模块控制信号

模块控制信号主要用于使能Rocket I/O模块以及控制反馈输入，其简要功能如表10-5所列。