与具体外设的标准I/O接口来连接各种外设（ √ ） 4、当通道实际流量大于通道最大流量时，可以通过配置缓冲存储器来暂存未及时传送的数据，从而避免数据丢失。（ × ）（通道实际流量<=最大流量时，会有数据的丢失，可设置缓冲存储器）

2浮点数据表示可以表示示数范围内的所有实数（ × ） （浮点数是若干个连续的店）

3、把瓶颈段进一步细分可以消除瓶颈段（ √ ）

4、通过设置中断屏蔽码，可以动态改变中断响应的次序（ × ）（可改变中断处理的次序） 四、综合题

1、(10分)某计算机有7条指令，它们的使用频率分别为： 0.41，0.30，0.10，0.08，0.05，0.03，0.03

要求：分别用霍夫曼编码和扩展编码对其操作码进行编码，其中限定扩展编码只能有2、4两种长度。 （1）画出霍夫曼编码时的霍夫曼树。

（2）列出各种指令的霍夫曼编码及其扩展编码对应表。

Huffman0.41 0，0.30 10，0.10 1100,0.08 1101,0.05 1110,0.03 11111,0.03 11110；2-4扩展编码0.41 00，0.30 01，0.10 10,0.08 1100,0.05 1101,0.03 1111,0.03 1110。

17

（3） 求出霍夫曼编码及2－4扩展编码的平均码长。 Huffman H=0.41*0+0.30*2+0.10*12+0.08*13+0.05*14+0.03* 31+0.03*30=4.29

2-4H=0.41*0+0.30*1+0.10*2+0.08*12+0.05*13+0.03*14+0.03*15=2.96

2、假设在一个采用组相联映象方式的Cache中，主存由B0-B7共8块组成，Cache有2组，每组2块，每块的大小为16个字节，采用LFU块替换算法。在一个程序执行过程中依次访问这个Cache的块地址流如下：

B6,B2,B4,B1,B4,B6,B3,B0,B4,B5,B7,B3 (1) (2) (3) (4)

写出主存地址的格式，并标出各字段的长度 写出Cache地址地址的格式，并标出各字段的长度 计算Cache的块命中率4/12=33%

如果采用全相联映像方式，计算Cache的命中率，要求

有相应的过程图示说明

3、fp操作的比例为25％，FP操作的平均CPI＝4.0，其他指令的平均CPI为1.33，FPSQR操作的比例为2％，FPSQR的CPI为20。假设有两种设计方案，为别把FPSQR操作的CPI和所有的FP操作的CPI减为2。试利用CPU性能公式比较这两种方案哪一个更好。

18

4、在CRAY-1机上，Vi为向量寄存器，设向量长度为32，s为标量寄存器，所有浮点功能执行部件的执行时间分别为：加法需6拍，相乘需7拍，从存储器读数需6拍，结果打入寄存器和启动功能部件（包括存储器）各需1拍，计算下列指令序列全部完成所需要的拍数。（需划出流水线链接图） V0←存储器 V3←V1＋V2 V4←V0＊V3 V6←V4＋V5 1+6+1+1+7+1+1+6+1+31=56

5、已知：有一个5段流水线，其预约表如下：

1 2 3 4 5 6 7 S1 √ √ S2 √ √ S3 √ √ S4 √ S5 √ √ (1)列出禁止表F（1，3,6）及原始冲突向量00100101（禁止启动距离为1、3、6，说明冲突向量第一位即D0、D2、D5为1）：

(2)画出用冲突向量表示的流水线状态图00101101、00101111、00100111，

（3）计算出每种调度法的平均间隔拍数，井选出最佳调度方

案(8),(4,4)。

（5/7/8）2.5/3.5/4，（2,5/7/8）3.2/4.5/5，（2,2,5/7/8）

19

4.5/5.5/6，（4,5/7/8）4.5/5.5/6，（4,4）4，（4,4,5/7/8）6.5/7.5/8

1、设某台计算机有9条指令，各指令的使用频率分别为： I1：52％ I2：14％ I3：12％I4：7％ I5：6％I6：5％ I7：2％ I8：1％I9：1％

试分别用哈夫曼编码和3－7扩展编码？？？？为其操作码编码，并分别计算平均码长

Huffman：I1：0 I2：100 I3：110 I4：1010 I5：1011 I6：1110 I7：11110 I8：111111 I9：111110 3-7：I1：0 I2：100 I3：110 I4：1010 I5：1011 I6：1110 I7：11110 I8：111111 I9：111110

2、有一个Cache存储器，主存有B0－B7共8块组成，Cache有4块，采用组相联映象，组内块数为2块，每块大小为16个字节。采用LRU替换算法。

（1） 写出主存地址和Cache地址得格式，并指出各字段得

长度。

（2） 画出主存各块与Cache各块之间得映象关系。 （3） 某程序运行过程中，访存得主存块地址流为

1，2，4，1，3，7，0，1，2，5，4，6，4，7，2

说明该程序访存对Cache得块位置的使用情况，指出

20