南昌大学共青学院毕业设计(论文) 第一章 引言

搅拌式在洗衣机生产领域三分天下的局面初步形成。

由于电机调速技术的提高，洗衣机实现了宽范围的转速变换与调节，诞生了许多新水流洗衣机。此后，随着电机驱动技术的发展与提高，日本生产出了电机直接驱动式洗衣机，省去了齿轮传动和变速机构，引发了洗衣机驱动方式的巨大革命。之后，随着科技的进一步发展，滚筒洗衣机已经成了大家耳濡目染的产品。

我国相关专家认为节水将成未来洗衣机重点发展方向，洗衣机产业目标主要涵盖节电节水、产品功能、绿色设计三大方向。在中国家用电器协会编制的冰箱空调、洗衣机的技术路线图中，就节电节水方面，制定了到 2015年，波轮式双桶洗衣机达到国家能效2级，波轮式全自动洗衣机达到国家能效1级，能效1级的滚筒式全自动洗衣机要达到欧盟A+等级耗电、耗水要求， 滚筒式洗干一体机要达到GB/T23118国标A级耗电、耗水要求。到2020年，滚筒洗衣机达到欧盟A+++等级耗电、耗水要求，波轮式全自动洗衣机达到国标A+等级耗电、耗水要求，滚筒式洗干一体机达到国标A+等级耗电、耗水要求。在产品功能方面洗衣机的发展方向是大容量，低噪声、低振动。伴随着科技的进一步发展，相信新型更适合人们使用的洗衣机会给我们的生活带来新的方

3

南昌大学共青学院毕业设计(论文) 第二章 系统方案设计

第二章 系统方案设计

2.1 设计要求

基于单片机的洗衣机控制电路的设计要求是要能使洗衣机分别在不同的工作模式下完成一次洗衣的过程。不同的工作模式工作过程也不一样，整个一次完整的洗衣过程大致可分为五个阶段分别是进水、排水、洗涤、漂洗、脱水。每个阶段的工作时间都可以通过相应的程序来设置，本设计要求洗衣机处于进水工作状态时，工作时间持续4分钟，当进水达到一定的水位后，进水阀关闭，停止进水；接着洗衣机进入洗涤工作状态并要求洗涤时间也要达到6分钟，洗涤工作完成时，洗衣机就要进行排水1分钟钟后水位降到一定的高度，要求排水阀关闭，进水阀打开，然后进行漂洗。这里设置了长漂洗时间为4分钟，短漂洗时间为2分钟，漂洗工作完成后要求洗衣机进入脱水状态，脱水工作持续2分钟，一次洗衣过程完成。

洗衣机的工作模式这里分为四种分别是标准洗衣、经济洗衣、单独洗衣和排水洗衣，我们可以根据不同的情况选择不同的洗衣模式以达到节水节电省时的效果。当洗衣机处于洗涤状态时也要求有两种洗涤方式分别是强洗和弱洗。

2.2 总体方案设计

通过对设计要求的分析，总控制系统运用的是AT89C51单片机，利用该单片机设计的洗衣机控制电路系统主要有工作模式选择键、强弱洗涤选择键、水位开关、进排水阀、电机驱动电路和各种工作状态显示电路等组成。

4

南昌大学共青学院毕业设计(论文) 第三章 元件和洗衣机功能介绍

第三章 元件和洗衣机功能介绍

3.1 AT89C51简介

AT89C51是一种带4K字节FLASH存储器（FPEROM—Flash Programmable and Erasable Read Only Memory）的低电压、高性能CMOS 8位微处理器，俗称单片机。AT89C2051是一种带2K字节闪存可编程可擦除只读存储器的单片机。单片机的可擦除只读存储器可以反复擦除1000次。该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪速存储器组合在单个芯片中，ATMEL的AT89C51是一种高效微控制器，AT89C2051是它的一种精简版本。AT89C51单片机为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。封装及引脚排列如图3.1和图3.2所示：

图3.1 AT89C51封装

图3.2 AT89C51引脚排列 3.1.1主要特性

1. 与MCS-51 兼容

2.4K字节可编程FLASH存储器 3. 全静态工作：0Hz-24MHz

5

南昌大学共青学院毕业设计(论文) 第三章 元件和洗衣机功能介绍

4. 三级程序存储器锁定 5.12838位内部RAM 6. 32可编程I/O线 7. 2个16位定时器/计数器 8. 5个中断源 9. 可编程串行通道

10. 低功耗的闲置和掉电模式 11. 片内振荡器和时钟电路 3.1.2 特性概述

AT89C51 提供以下标准功能：4k 字节Flash 闪速存储器，128字节内部RAM，32 个I/O 口线，两个16位定时/计数器，一个5向量两级中断结构，一个全双工串行通信口，片内振荡器及时钟电路。同时，AT89C51可降至0Hz的静态逻辑操作，并支持两种软件可选的节电工作模式。空闲方式停止CPU的工作，但允许RAM，定时/计数器，串行通信口及中断系统继续工作。掉电方式保存RAM中的内容，但振荡器停止工作并禁止其它所有部件工作直到下一个硬件复位。 3.1.3 引脚说明

VCC：供电电压

P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P0口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的低八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须接上拉电阻。

P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为低八位地址接收。

P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。

P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL

6