时钟方程为：CP0=CP1=CP 激励方程为：

n??J0?Q1???K0?1?J1?Q0n ?K?1?1将激励方程代入J-K-FF的特性方程可得状态方程为

?Q0n?1?J0Q0n?KQ0n?Q0nQ0n ?n?1nnnn?Q1?J1Q1?KQ1?Q0Q1由状态方程做出状态转换表为：

n Q1nQ0Q1n?1 0 1 0 0 n?1 Q00 0 0 1 1 0 1 1

1 0 0 0 则状态转换图和时序图为：

可见电路具有自启动特性，这是一个三进制计数器。

（二）设计题型 1．组合逻辑电路设计：

设计思路：

① 由电路功能描述列出真值表； ② 由真值表写出逻辑表达式或卡若图；

③将表达式化简为最简与或表达式； ④实现逻辑变换，画出逻辑电路图。

要求：熟练掌握用常用门电路和组合逻辑器件74LS138、74LS153、74LS151设计实现各种组合逻辑电路。

举例13：某汽车驾驶员培训班进行结业考试，有三名评判员，其中A为主评判员，B和C为副评判员，在评判时按照服从多数原则通过，但主评判员认为合格也通过，试用与非门实现该逻辑电路。（或用74138、74151、74153实现） 解：由题意可作出真值表为：用卡诺图化简为

A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Y 0 0 0 1 1 1 1 1 则输出逻辑表达式为Y?A?BC?ABC 用与非门实现逻辑电路图为：

2．时序逻辑电路设计：

设计思路：

①由设计要求画出原始状态图或时序图； ②简化状态图，并分配状态；

③选择触发器类型，求时钟方程、输出方程、驱动方程； ④画出逻辑电路图； ⑤检查电路能否自启动。

要求：熟练掌握同步时序电路，比如同步加法计数器、减法计数器的设计实现。

举例14：设计一个按自然态序变化的7进制同步加法计数器，计数规则为逢七进1，产生一个进位输出。 解：①建立原始状态图：

②简化状态图，并分配状态：已经是最简，已是二进制状态；

③选择触发器类型，求时钟方程、输出方程、驱动方程：因需用3位二进制代码，选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。 由于要求采用同步方案，故时钟方程为：

CP0?CP1?CP2?CP输出方程：

状态方程：