将十进制数转换为二进制：x1= 51/128= 0.0110011B= 2-1 * 0.110 011B

x2= -27/1024= -0.0000011011B =

2-5*(-0.11011B）

则以上各数的浮点规格化数为：

（1）[x1]浮=1，0001；0.110 011 000 0 [x2]浮=1，0101；1.110 110 000 0 （2）[x1]浮=1，1111；0.110 011 000 0 [x2]浮=1，1011；1.001 010 000 0 （3）[x1]浮=0，1111；0.110 011 000 0 [x2]浮=0，1011；1.001 010 000 0

5. 设机器数字长为8位（含1位符号位），用补码运算规则计算下列各题，判断是否溢出。

（1）A=9/64， B=-13/32，求A+B。 （2）A=19/32，B=-17/128，求A-B。 （3）A=-3/16，B=9/32，求A+B。 （4）A=-87，B=53，求A-B。

解：（1）A=9/64= 0.001 0010B, B= -13/32= -0.011 0100B [A]补=0.001 0010, [B]补=1.100 1100

[A+B]补= 0.0010010 + 1.1001100 = 1.1011110 OV= sAsBsf?sAsBsf=0，无溢出

A+B= -0.010 0010B = -17/64

（2）A=19/32= 0.100 1100B, B= -17/128= -0.001 0001B [A]补=0.100 1100, [B]补=1.110 1111 , [-B]补=0.001 0001

[A-B]补= 0.1001100 + 0.0010001= 0.1011101 OV= sAs?Bsf?sAs?Bsf=0，无溢出 A-B= 0.101 1101B = 93/128B

（3）A= -3/16= -0.001 1000B, B=9/32= 0.010 0100B [A]补=1.110 1000, [B]补= 0.010 0100

[A+B]补= 1.1101000 + 0.0100100 = 0.0001100 OV= sAsBsf?sAsBsf=0，无溢出 A+B= 0.000 1100B = 3/32

（4） A= -87= -101 0111B, B=53=110 101B

[A]补=1 010 1001, [B]补=0 011 0101, [-B]补=1 100 1011

[A-B]补= 1，0101001 + 1，1001011 = 0，1110100 OV= sAs?Bsf?sAs?Bsf=1 ，有溢出

6.（1）CPU执行一段程序时，cache完成存取的次数为2420次，主存完成存取的次数为80次，已知cache存储周期为40ns，主存存储周期为240ns，求cache/主存系统的平均访问时间？

（2）已知cache存储周期是40ns，主存存储周期是200ns，cache/主存系统平均访问时间为50ns，求cache的命中率是多少？ 解：（1）命中率h＝2420/(2420+80)=96.8%

平均存取时间=h·tc+(1-h)tM=96.8%*40+(1-96.8%)*240=46.4ns (2)50=40*h+(1-h)*240 h=95%

7. 假设某设备向CPU传送信息的最高频率是40K次/秒，而相应的中断

处理程序其执行时间为40ms，试问该外设是否可用程序中断方式与主机交换信息，为什么？

解：该设备向CPU传送信息的时间间隔=1/40K=0.025×103=25ms <40ms 则：该外设不能用程序中断方式与主机交换信息，因为其中断处理程序的执行速度比该外设的交换速度慢。

8.有一个cache的容量为2K字，每块为16字，问： （1）该cache可容纳多少个块？

（2）如果主存的容量是256K字，则有多少个块？ （3）主存的地址有多少位？cache的地址有多少位？

（4）在直接映射方式下，主存中的第i块映射到cache中哪一个块？ 解：(1) cache中有2048/16=128个块。

(2) 主存有256K/16=214＝16384个块。

(3)主存容量为256K＝218字，所以主存的地址有18位。 cache容量为2K=211字，所以cache字地址为11位。

(4) 主存中的第i块映像到cache中第 i mod 128个块中。

9.某机字长8位，试用如下所给芯片设计一个存储器，容量为10KB，其中RAM为高地址8KB，ROM为低地址2KB，最低地址为0（RAM芯片类型有：4K*8位，ROM芯片有：2K*4位）。 （1）地址线.数据线各为多少根。

（2）RAM和ROM的地址范围分别为多少？ （3）每种芯片各需要多少片。

（4）画出存储器结构图及与CPU连接的示意图。

10．用1K×4位/片的SRAM芯片构成一个4K×8位的存储器，地址总线A15～A0（低），双向数据总线D7～D0，读写控制信号R/W，CS为片选输入端。。请画出芯片级逻辑框图，注明各种信号线，写出各片选信号逻辑式。 解：（1）计算芯片数

扩展位数：用两片1K×4位的存储芯片扩展容量至1K×8位； 扩展单元数：用4组1K×8位将容量扩展至4K×8位； 故共需 2×4 = 8 片 1K×4位的存储芯片。 （2）地址分配

因为：212=4K，所以存储器需要12位地址； 210=1K，所以芯片需要10位地址。