Êý×Öµç·ÓëFPGAʵÑéÖ¸µ¼Êé ÏÂÔØ±¾ÎÄ

FPGAʵÑéÖ¸µ¼Êé

ʵÑéÊ®¶þ Êý¾Ý±È½ÏÆ÷

ʵÑéÄ¿µÄ

Éè¼Æ²¢ÊµÏÖÒ»¸ö4λ¶þ½øÖÆÊý¾Ý±È½ÏÆ÷

ʵÑéÆ÷²Ä

Digilent Anvyl FPGA ƽ̨¡¢Xilinx ISE Design Suite 13.4£¨ FPGA ¿ª·¢¹¤¾ß£©¡¢Digilent Adept ±à³Ìµ÷ÊÔ¹¤¾ß

ʵÑéԤϰ

1¡¢Ô¤Ï°Êý¾Ý±È½ÏÆ÷µÄ½á¹¹ºÍÔ­Àí¡£

2¡¢ÊéдԤϰ±¨¸æ£¬±ØÐëÓÐÍêÕûµÄVHDLÉè¼Æ³ÌÐò¼°ÊµÑé²½Öè¡£

ʵÑéÔ­Àí

¶þ½øÖÆ±È½ÏÆ÷ÊÇÌṩ¹ØÓÚÁ½¸ö¶þ½øÖƲÙ×÷Êý¼ä¹ØÏµÐÅÏ¢µÄÂß¼­µç·¡£Á½¸ö²Ù×÷ÊýµÄ±È½Ï½á¹ûÓÐÈýÖÖÇé¿ö£ºAµÈÓÚB£¬A´óÓÚB£¬AСÓÚB¡£

¿¼Âǵ±²Ù×÷ÊýAºÍB¶¼ÊÇһλ¶þ½øÖÆÊýʱ£¬¹¹Ôì±È½ÏÆ÷µÄÕæÖµ±í¼ûϱí11.1¡£Êä³ö±í´ïʽÈçÏ£º

A EQ B=A¡¯B¡¯+AB=(AB)¡¯ A>B=AB¡¯ A

±í12.1 һλ±È½ÏÆ÷µÄÕæÖµ±í ÊäÈë A 0 0 1 1 B 0 1 0 1 Êä³ö A=B 1 0 0 1 A>B 0 0 1 0 A

ʵÑéÄÚÈÝ

1¡¢Æô¶¯Xilinx ISE½¨Á¢Ò»¸ö¿Õ°×¹¤³Ì£¬È»ºóÃüÃû¡£

2¡¢Ð½¨VHDLÔ´³ÌÐòÎļþ²¢ÃüÃû£¬ÊäÈë³ÌÐò´úÂë²¢±£´æ£¬½øÐÐ×ۺϱàÒ룬ÈôÔÚ±àÒë¹ý³ÌÖз¢ÏÖ´íÎó£¬ÔòÕÒ³ö²¢¸üÕý´íÎó£¬Ö±ÖÁ±àÒë³É¹¦ÎªÖ¹¡£´òÓ¡Ô´³ÌÐò¡£ 3¡¢ÀûÓÃRTL Viewer¹¤¾ß£¬Éú³É²é¿´RTLͼ¡£´òÓ¡RTLͼ¡£

4¡¢Ð½¨·ÂÕæ²¨ÐÎÎļþ£¬Ñ¡ÔñFPGAÆ÷¼þÐͺţ¬·ÖÅäFPGAÒý½Å¡£¶Ô¸÷Ä£¿éÉè¼Æ½øÐй¦ÄÜ·ÂÕæÓëʱÐò·ÂÕæ£¬ÑéÖ¤Éè¼Æ½á¹û¡£´òÓ¡²¨ÐÎÎļþ¡£´òÓ¡¹¦ÄÜ·ÂÕæÓëʱÐò·ÂÕæ½á¹û¡£

5¡¢¶Ô¸Ã¹¤³ÌÎļþ½øÐÐÈ«³Ì±àÒë´¦Àí£¬ÈôÔÚ±àÒë¹ý³ÌÖз¢ÏÖ´íÎó£¬ÔòÕÒ³ö²¢¸üÕý´íÎó£¬Ö±ÖÁ±àÒë³É¹¦ÎªÖ¹¡£

19

FPGAʵÑéÖ¸µ¼Êé

6¡¢ÀûÓÃDigilent Adept ±à³Ìµ÷ÊÔ¹¤¾ß£¬ÏÂÔØÖÁAnvylTMϵͳ£¬µ÷ÊԳɹ¦¡£ÕÕÆ¬¼Ç¼µ÷ÊÔ½á¹û¡£

ÎÊ´ðÓëϰÌâ

ÔÚ½øÐжàλ¶þ½øÖÆÊý¾Ý±È½Ïʱ£¬¿ÉÒÔ²ÉÓÃÕûÌå±È½ÏµÄ·½·¨£¬Ò²¿ÉÒÔ²ÉÓÃÓɸßλµ½µÍλµÄ˳Ðò½øÐбȽϣ¬ÊÔд³öÕâÁ½ÖÖ²»Í¬·½·¨Éè¼ÆµÄ±È½ÏÆ÷³ÌÐò£¬²¢±È½ÏÁ½ÖÖ·½·¨Êä³öËٶȵĿìÂý¡£

20

FPGAʵÑéÖ¸µ¼Êé

ʵÑéÊ®Èý ÊýÂë¹ÜʵÑé

ʵÑéÄ¿µÄ

1¡¢Ñ§»áÍù¹¤³ÌÖÐÌí¼Ó²»Í¬µÄÔ´Îļþ 2¡¢Ñ§»áOLED ÏÔʾԭÀí

3¡¢Ñ§»áÐÞ¸ÄʵÑéÔ´ÎļþÖйØÓÚ×Ö·ûÏÔʾµÄ´úÂ룬×Ô¶¨ÒåÏÔʾµÄ×Ö·ûÐÅÏ¢

ʵÑéÆ÷²Ä

Digilent Anvyl FPGA ƽ̨¡¢Xilinx ISE Design Suite 13.4£¨ FPGA ¿ª·¢¹¤¾ß£©¡¢Digilent Adept ±à³Ìµ÷ÊÔ¹¤¾ß

ʵÑéԤϰ

±¾ÊµÑéÖ¼ÔÚÖ¸µ¼¶ÁÕßÔÚ¸ø¶¨Ò»Ð©¹¦ÄÜÄ£¿éµÄÇé¿öʹÓà Xilinx µÄ ISE ¹¤¾ßÍê³É¹ØÓÚ OLED ×Ö·ûºÍͼ°¸ÏÔʾµÄÊý×ÖϵͳµÄÉè¼Æ¡£

ʵÑéÔ­Àí

Anvyl ƽ̨ÉÏÓÐÒ»¸ö 128x32 µÄÀ¶É« OLED ÏÔʾÆÁ¡£ ÏÔʾ×Ö·ûʱ£¬Í¨³£ÊÇÔÚÒ»¸ö 8x8 µÄµãÕóÇøÓòÀïÉè¼ÆºÃ¸Ã×Ö·ûµÄÏÔʾµãÕóÈçÏÂͼÖÐ×Ö·û C¡¢ A ×Ö·û B µÄµãÕó(ÀàËÆ LCD ÖÐµÄ 5x8 ×Ö·ûµãÕó)£¬È»ºóÔÚ OLED ÆÁÉÏÑ¡ÔñÏàÓ¦µÄλÖÃÏÔʾ¡£ 128x32 µÄ OLED ¿ÉÒÔÇдè 16x4 ¸ö 8x8 µÄµãÕó£¬Ò²¾ÍÊÇ˵һ¹²¿ÉÒÔÏÔʾ 4 ÅÅ£¬Ã¿ÅÅ 16 ¸ö×Ö·û¡£

ÔÚ±¾ÊµÑéÖУ¬ ÎÒÃǽØÈ¡ÁË ASCII Âë±íÖÐÄÇ 52 ¸öÓ¢ÎÄ×Öĸ(´óСд)£¬½«ËüÃÇ·Ö±ðÉè¼Æ8x8 µãÕ󣬲¢°ÑÕâ¸öµãÕóÒÔ 8 ¸ö 8 ±ÈÌØÊý¾ÝµÄ·½Ê½´æÈë FPGA µÄ¿é´æ´¢Æ÷(BRAM)ÀËüÃÇµÄ ASCII Âë×÷Ϊ´æ´¢Ê±µÄµØÖ·¡£ ÕâÑù£¬Ê¹ÓÃijһ¸ö×Ö·ûʱ£¬ÎÒÃÇ¿ÉÒԺܷ½±ãµÄ´Ó BRAM Àï¶ÁÈ¡ËüµÄ 8x8 µãÕóÐÅÏ¢£¬È»ºóÔÚ OLED ÆÁÉÏÑ¡ÔñÏàÓ¦µÄλÖÃÏÔʾ¡£

ÔÚ±¾ÊµÑéÖУ¬Èç¹ûÒªÓà OLED ÏÔʾͼ°¸£¬ÔòÊ×ÏÈÐèÒª½«Í¼°¸×ª»»Îª 128x32 µÄµãÕóͼ°¸£¬È»ºó½«Æä·Ö³É 16x4¸ö 8x8 µÄµãÕóÇøÓò£¬½«ÕâЩµãÕóÐÅÏ¢´æÈë FPGA µÄ¿é´æ´¢Æ÷(BRAM)ÀʹµÃÕâЩÐÅÏ¢¿ÉÒÔÓëÉÏÊö×Ö·ûµãÕóÐÅÏ¢µÄµ÷Ó÷½Ê½À´µ÷Óá£

21

FPGAʵÑéÖ¸µ¼Êé

ʵÑéÄÚÈÝ

±¾ÊµÑéÖ¼ÔÚÖ¸µ¼¶ÁÕßÔÚ¸ø¶¨Ò»Ð©¹¦ÄÜÄ£¿éµÄÇé¿öʹÓà Xilinx µÄ ISE ¹¤¾ßÍê³É¹ØÓÚ OLED ×Ö·ûºÍͼ°¸ÏÔʾµÄÊý×ÖϵͳµÄÉè¼Æ£¬ È»ºóÔÚ Anvyl ƽ̨ÉϽøÐвâÊÔÑéÖ¤ ʵÑéÓÉÒÔϲ½Öè×é³É£º 1£® ´´½¨Ð¹¤³Ì 2£® Ìí¼ÓÔ´Îļþ

3£® ÐÞ¸ÄʵÑéÔ´ÎļþÖйØÓÚ×Ö·ûÏÔʾµÄ´úÂ룬×Ô¶¨ÒåÏÔʾµÄ×Ö·ûÐÅÏ¢ 4£® ±àÒ빤³Ì

5£® ÔÚ Anvyl ÉϽøÐвâÊÔÑéÖ¤

£¨Ïêϸ²½Öè²Î¿´¡¶AnvylTM¿ª·¢°åÏà¹Ø×ÊÁÏ¡· lab6£ºOLED ×Ö·ûºÍͼ°¸µÄÏÔʾ£©

ÎÊ´ðÓëϰÌâ

OLED ÏÔʾÆÁµÄÏÔʾµÄÎÄ×ÖºÍͼÏñͼÐÎÔõôȡ¸Ä±ä£¿

22