DICE-3数字逻辑实验指导 - 图文 下载本文

四、实验报告

1、整理实验数据并填表。

2、写出实验内容3、4的实验步骤及表达式。 3、画出实验4的电路图及相应表格。 4、总结各类触发器特点。

14

实验四 触发器(二)三态输出触发器及锁存器

一、实验目的

1、掌握三态触发器和锁存器的功能及使用方法。 2、学会用三态触发器和锁存器构成功能电路。 二、实验仪器及材料

l、双踪示波器 一台 2、器件 CD4043 (三态输出四R一S触发器) 一片 74LS75 (四位D锁存器) 一片

三、实验内容

l、锁存器功能及应用

图4.1为74LS75四D锁存器,每两个D锁存器由一个锁存信号G控制,当G为高电平时,输出端Q随输入端D信号的状态变化,当G由高变为低时,Q锁存在G端由高变低前Q的电平上。

(1) 验证图4.1锁存器功能,并列出功能状态表。 (2)用74LS75组成数据锁存器

按图4.2接线,1D~4D接逻辑开关作为数据输入端,Gl、2和

G3、4接到一起作为锁存选通信号ST,lQ~4Q分别接到7段译码器的输入端,数据输出由数码管显示。

15

设:逻辑电平H为“l”,L为“0”

ST=l,输入0 0 0 l,0 0 11,011l,观察数码管显示。 ST=0,输入不同数据,观察输出变化。

2、三态输出触发器功能及应用

4043为三态R-S触发器,其包含有4个R-S 触发器单元,输出端均用CMOS传输门对输出状态施加控制。当传输门截止时,电路输出呈“三态”,即高阻状态。管脚排列见图4.3。

(1)三态输出R-S触发器功能测试。

验证R-S触发器功能,并列出功能表。 注意:(a)不用的输入端必须接地,输出端可悬空。

(b)注意判别高阻状态,参考方法:输出端为高阻状态时用万

用表测量电压为零,用电阻档测量电阻为无穷大。

(2)用三态触发器4043构成总线数据锁存器

图4.4是用4043和一个四2输入端与非门408l(数据选通器)及一片4069(缓冲器)构成的总线数据锁存器。

(A)分析电路的工作原理。(提示:ST为选通端,R为复位端,

EN为三态功能控制端)。

(B)写出输出端Q与输入端A、控制端ST、EN的逻辑关系。 (C)按图接线,测试电路功能,验证(1)的分析。

注意:4043的R和EN端不能悬空,可接到逻辑开关上。 四、思考和选做

l、图4.2中,输出端Q与输入端A的相位是否一致?如果想使输出端与输入端完全一致,应如何改动电路?

2、如果将输入端A接不同频率脉冲信号,输出结果如何?试试看。

16

五、实验报告

l、 总结三态输出触发器的特点。

2、整理并画出4043和74LS75的逻辑功能表。

3、比较图4.2和图4.4锁存器的异同,总结锁存器的组成、功能及应用。

17