4.2.2运算通路实现

运算器部分电路是采用硬件连线实现的，但是原价努力图还是用Quartus设计的，并且为了检验其正确性，也进行了仿真.设计图如4.10所示：

图4.10 运算器电路的图

4.2.3存储器部分实现

此部分通路中，主要为一片6116做主存，其IO输出数据通过一片373缓冲然后经过一片157选择高四位送给作为寄存器的395芯片，然后送入作为控存的2816芯片中，低四位作为数据地址传回内存,读取操作数。如图4.11所示

图4.11 存储器电路引脚图

4.2.4选择电路的实现

采用了157芯片作为选择控制，从161芯片或者是作为IR的373芯片的两个输出中选择一个作为其输出。如图4.12所示

图4.12 选择通路电路引脚图

4.2.5时序电路的实现

根据具体的控制信号得出的时序电路图，用16个控制点与节拍信号作为输入，通过各种逻辑门实现逻辑运算，最后将其输出作为控制开关的信号来实现各条指令。如图4.13所示

图 4.13 时序电路图