6、NOT （A）指令如图4.22所示

注：所有单操作数指令均同此，如A加A

开始 μAR清零 PC→MM PC+1→PC M1

RD、LDIR; IRA→μAR NOT A LODR2 LDAC 取指公操作 图4.22 NOT(A) 指令流程图

M2

4.3.2微指令实现

1、 控制信号选择

① 运算器部分：如表4.23所示

名称 DR2_G DR2_Ctrl M S0 S1 S2 S3 AC_G DR1_G Up_244 Down_244 功能 使能端，控制DR2是否为锁状态 DR2输出控制 运算器运算控制 运算器运算控制 运算器运算控制 运算器运算控制 运算器运算控制 使能端，控制AC是否为锁状态 使能端，控制DR1是否为锁状态 上行244输出控制端 下行244输出控制端 表4.23 运算器部分控制点选择

所属芯片 74LS373 74LS373 74LS181 74LS181 74LS181 74LS181 74LS181 74LS373 74LS373 74LS244 74LS373 ② 主、控存部分：如表4.24所示

名称 WE IR_G S1 PC_ PC_CP 功能 控制主存MM的读写状态 使能端，控制IR是否为锁状态 控制选择IR的IRA（高）或IRB（B） 控制PC的预置功能 控制PC的时钟，实现计数功能 所属芯片 CMOS静态RAM 6116 74LS373 74LS157 74LS161 74LS161

μAR_CP μAR_ 控制μAR的时钟，实现装入数据 控制μAR的清零端 表4.24 主控存部分控制点选择

74LS395 74LS395 ③ 默认部分：如表4.25所示

名称 AC_Ctrl DR1_Ctrl IR_Ctrl MM_ MM_ 157_ PC_ PC_CEP/CET μAR_PE CM_ CM_ 状态 L（常接低） L（常接低） L（常接低） L（常接低） L（常接低） L（常接低） 或开关 与PC_ 连接 H（常接高） L（常接低） H（常接高） 功能 AC输出控制有效 DR1输出控制有效 IR输出控制有效 输出控制 片选有效 使能有效 手自动控制清零 协同控制 置数功能有效 片选有效 常读状态 所属芯片 74LS373 74LS373 74LS373 6116 6116 74LS157 74LS161 74LS161 74LS395 2816 2816 表4.25 默认部分控点H/L控制

④ 时序部分： STOP ，控制时序停止

2、指令周期设计

每条指令包含两个机器周期，其中第一个用于取指令，用M1标识，第二个用于执行指令，用M2标识；每个机器周期包含4个T周期，分别为T1、T2、T3、T4，对于所有的指令，设计了取指公操作，则其第一个机器周期都一样，即进行取指公操作，第二个机器周期则执行对应的指令功能。

3、时序产生设计

选择JZYL—Ⅱ型计算机组成原理实验台左半边的时序电路部分，通过其中的T1、T2、T3、T4来作为时序控制中的T1——T4，同时通过一片正沿 双D触发器74LS74和一片反相器74LS04作为产生时序控制中所需的M1与M2（其中 =M2）；其时序部分的接线如下：

T1、T2、T3、T4：接逻辑控制电路的输入； START：接脉冲P1；

STOP：接微指令设计中的第一位C0； CLK：接某一频率控点；

SEL：接地，持续产生T1、T2、T3、T4； M1、M2：接逻辑控制电路的输入。如图4.26所示

M1 M2 Q 74LS74 CLR D触发器 CLK D 7404 T4

图4.26 双周期实现