概念
控制器：由程序计数器、指令寄存器、指令译码器、时序产生器和操作控制器组成，完成协调和指挥整个计算机系统的操作。 运算器：完成算术逻辑运算功能。
存储器：保存原始数据和程序。对存储器的要求是容量大、速度快、成本低 位；字节；字；字长；存储单元；地址； 容量（B KB MB GB TB等）；分类（ 内存；外存） 主存储器的技术指标：
? 存储容量：存储单元总数（字或字节为单位K字、 B、KB、MB、GB、TB） ? 存取时间：从启动操作到完成操作所需时间
? 存储周期：连续启动两次读操作所需间隔的最小时间
? 存储器带宽：单位时间内存储器所存取的信息量。位/秒或字节/秒
适配器与输入输出设备:外设
数字计算机的主要组成结构：控制器、运算器、存储器、适配器与输入输出设备、系统总线 算术逻辑单元（ALU）：是中央处理器(CPU)的执行单元，是所有中央处理器的核心组成部分。主要功能是进行二进制的算术运算。 指令寄存器（IR）：用来保存当前正在执行的一条指令。 程序计数器（PC）：用于存放下一条指令所在单元的地址的地方。 数据地址寄存器（AR）：数据地址寄存器用来保存当前CPU所访问的数据cache存储器中单元的地址。 数据缓冲寄存器（DR）：用来暂时存放ALU的运算结果，或由数据存储器读出的一个数据字，或来自外部接口的一个数据字。 状态字寄存器（PSW）：保存由算术指令和逻辑指令运算或测试结果建立的各种条件代码。 程序查询方式：是一种最简单的输入输出方式，数据在CPU和外围设备之间的传送完全靠计算机程序控制。
程序中断方式：是外围设备用来“主动”通知CPU，准备送出输入数据或接收输出数据的一种方法。
直接内存访问方式：是一种完全由硬件执行I/O交换的工作方式。
通道方式：通道是一个具有特殊功能的处理器，某些应用中称为输入输出处理器，它可以实现对外围设备的同意管理和外围设备与内存之间的设备传送。
RISC指令系统的最大特点：（1）选择频率最高的简单指令，指令条数少；（2）指令长度固定，指令格式种类少，寻址方式种类少；（3）只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行 RISC CPU三个基本要素:
? 一个有限的简单的指令集 ? CPU配备大量的通用寄存器 ? 强调对指令流水线的优化
第一章：
1.比较数字计算机和模拟计算机的特点。 模拟计算机的特点是数值由连续量来表示，运算过程也是连续的。数字计算机的主要特点是
按位运算，并且不连续地跳动计算。模拟计算机用电压表示数据，采用电压组合和测量值的计算方式，盘上连线的控制方式，而数字计算机用数字0和1表示数据，采用数字计数的计算方式，程序控制的控制方式。数字计算机与模拟计算机相比，精度高，数据存储量大，逻辑判断能力强。
2.冯 诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？
主要设计思想是：存储程序通用电子计算机方案，主要组成部分有：运算器、逻辑控制装置、存储器、输入和输出设备.
3.什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？ 存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号，称为单元地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字。 4.什么是指令？什么是程序？
每一个基本操作称为一条指令，而解算某一问题的一串指令序列，称为程序。
5.指令和数据均存放在内存中，计算机如何区分他们是指令还是数据？
取指周期中从内存读出的信息流是指令流，而在执行器周期中从内存读出的信息流是指令流。
6.计算机的系统软件包括哪几类？说明他们的用途。
计算机的系统软件包括系统程序和应用程序。系统程序用来简化程序设计，简化使用方法，提高计算机的使用效率，发挥和扩大计算机的功能用用途；应用程序是用户利用计算机来解决某些问题而编制的程序。
第二章：
例5 设机器字长16位，定点表示，尾数15位，数符1 位，问：
（1）定点原码整数表示时，最大正数是多少？最小负数是多少？ （2）定点原码小数表示时，最大正数是多少？最小负数是多少？ 解（1）定点原码整数表示
最大正数值=（215-1）10=+32767 最小负数值=-（215-1）10=-32767 （2）定点原码小数表示
最大正数值=（1-2-15）10=+0.1111?11 最小负数值=-（1-2）10=-0.1111?11
-15
7. 用原码阵列乘法器、补码阵列乘法器分别计算X×Y。
（1）X=11011 Y= -11111 （2）X=-11111 Y=-11011（同法） 解（1）用源码阵列乘法器；
[x]原=0 11011 [y]原=1 1111
因符号位单独考虑，|x|=11011 |y|=11111
1 1 0 1 1
× 1 1 1 1 1 _________________________________ 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1
1 1 0 1 1
____________________________________________ 1 1 0 1 0 0 0 1 0 1 [x×y]原=1 1101000101 用补码阵列乘法器
[x]补=0 11011 [y]补=1 00001 乘积符号位为： 1 [x]=11011 [y]=11111
1 1 0 1 1 × 1 1 1 1 1 _________________________________________ 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1
_________________________________________ 1 1 0 1 0 0 0 1 0 1 [x×y]补=1 0010111011
浮点数：
例28设有浮点数ｘ＝2×0.0110011,ｙ＝2×(－0.1110010),阶码用4位移码表示,尾数 (含符号位)用8位补码表示。求[ｘ×ｙ]浮。要求用补码完成尾数乘法运算,运算结果尾数保留高8位(含符号位),并用尾数低位字长值处理舍入操作。 解：[Mｘ]补＝0.0110011 [Mｙ]补＝1.0001110 [Eｘ]移＝00 011 [Eｙ]移＝01 011 [Eｙ]补＝00 011
[ｘ]浮＝00 011, 0.0110011 [ｙ]浮＝01 011, 1.0001110 [Eｘ＋Eｙ]移＝[Eｘ]移＋[Eｙ]补
＝00 011＋00 011＝00 110（-2的移码） [Mｘ]补×[Mｙ]补
＝[0.0110011]补×[1.0001110]补 ＝[1.1010010,1001010]补
规格化处理：左规,阶码变为00 101(-3), 尾数变为 1.0100101,0010100 舍入处理：尾数为1.0100101 最终结果为
[ｘ×ｙ]浮＝00 101,1.0100101 其真值为
ｘ×ｙ＝2－3×(－0.1011011)
例29 假设每个过程段所需的时间为：求阶差 τ1＝70ns,对阶 τ2＝60ns,相加τ3＝90ns,规格化 τ4＝80ns,缓冲寄存器L的延时为 tl＝10ns,求 (1)4 级流水线加法器的加速比为多少？(2)如果每个过程段的时间相同,即都为75ns,(包括缓冲寄存器时间),加速比是多少？
－5
3
[解:]
(1)加法器的流水线时钟周期至少为 τ＝90ns＋10ns＝100ns
如果采用同样的逻辑电路,但不是流水线方式,则浮点加法所需的时间为 τ1＋τ2＋τ3＋τ4 ＝300ns
因此,4级流水线加法器的加速比为 Ck＝300/100＝3
(2) 当每个过程段的时间都是75ns时,加速比为 Ck＝300/75＝4
1. 设[X]补= a7.a6a5?a0 , 其中ai取0或1，若要x＞－0.5,求a0，a1，a2，?，a6 的取值。 解：（1）若a7=0，则x>0，也满足x>-0.5，此时a0至a6可任意
（2）若a7=1，则x<=0，要满足x>-0.5，需a7=1即a7=1，a6=1，a0至a5有一个不为0
第三章：
例2 说明1M×1位DRAM片子的刷新方法，刷新周期定为8ms
如果选择一个行地址进行刷新， 刷新地址为A0—A8，因此这一行上的2048个存储元同时进行刷新，即在8ms内进行512个周期的刷新。按照这个周期数，512×2048＝1 048 567，即对1M位的存储元全部进行刷新。刷新方式可采用：在8ms中进行512次刷新操作的集中刷新方式，
或按8ms÷512＝15.5μs 刷新一次的异步刷新方式
4.有一个1024K×32位的存储器，由128K×8位的DRAM芯片构成。问： （3）采用异步刷新方式，如单元刷新间隔不超过8ms，则刷新信号周期是多少？
(3)如果选择一个行地址进行刷新，刷新地址为A0-A8，因此这一行上的2048个存储元同时进行刷新，即在8ms内进行512个周期。刷新方式可采用：在8ms中进行512次刷新操作的集中刷新方式，或按8ms/512 = 15.5us刷新一次的异步刷新方式。
例4 设存储器容量为32字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。存储周期T=200ns，数据总线宽度为64位，总线传送周期τ=50ns。问顺序存储器和交叉存储器的带宽各是多少?
解：顺序存储器和交叉存储器连续读出m=4个字的信息总量都是：q=64位×4=256位 顺序存储器和交叉存储器连续读出4个字所需的时间分别是： t2=mT=4×200ns=800ns=8×10-7s;
t1=T+(m-1)τ=200ns+3×50ns=350ns=3.5×10-7s 顺序存储器和交叉存储器的带宽分别是： W2=q/t2=256÷(8×10-7)=32×107［位/s］;
W1=q/t1=256÷(3.5×10-7)=73×107［位/s］
例5 CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns，主存存取周期为250ns，求cache/主存系统的效率和平均访问时间。
解：h=Nc/(Nc+Nm)=1900/(1900+100)=0.95
r=tm/tc=250ns/50ns=5
e=1/(r+(1-r)h)=1/(5+(1-5)×0.95)=83.3% ta=tc/e=50ns/0.833=60ns
1.有一个具有20位地址和32位字长的存储器，问：（1） 该存储器能存储多少个字节的信息？
（2） 如果存储器由512K×8位SRAM芯片组成，需要多少芯片？（3） 需要多少位地址作芯片选择？
解：（1）∵ 2= 1M， ∴ 该存储器能存储的信息为：1M×32/8=4MB （2）（1000/512）×（32/8）= 8（片） （3） 需要1位地址作为芯片选择。
3． 用16K×8位的DRAM芯片组成64K×32位存储器，要求：(2) 设存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？
20
10．已知Cache存储周期40ns，主存存储周期200ns，Cache/主存系统平均访问时间为50ns，求Cache的命中率是多少？
解∵ta=tc× h +tm×(1-h)∴ h =(ta-tm)/(tc-tm)=(50-200)/(40-200)=15/16=0.94
12.某机器采用四体交叉存储器，今执行一段小循环程序，此程序放在寄存器的连续地址单元中。假设每条指令的执行时间相等，而且不需要到存储器存取数据，请问在下面两种情况中（执行的指令数相等），程序运行的时间是否相等？
（1）循环程序由6条指令组成，重复执行80次。 （2）循环程序由8条指令组成，重复执行60次。
解：设取指周期为T，总线传送周期为t，指令执行时间为t0
（1） t=（T+5t+6t0）×80=80T+400t+480t0
（2） t=（T+7t+8t0）×60=60T+420t+480t0
第四章：
3． 指令格式结构如下所示，试分析指令格式及寻址方式特点。
解：（1）单字长二地址指令（2）操作码OP可指定 （3）RR型指令（4）寄存器寻址
=64条指令
4． 指令格式结构如下所示，试分析指令格式及寻址方式特点。
解：（1）单字长二地址指令（2）操作码OP可指定 （3）RR型指令（4）寄存器寻址
=64条指令
4．指令格式结构如下所示，试分析指令格式及寻址方式特点。
解：（1）双字长二地址指令，用于访问存储器
（2）操作码字段OP为6位，可指定=64条指令 （3）一个操作数在源寄存器（共16个），另一个操作数在存储器中（由变址寄存器和位移量
决定），所以是RS型指令
（4）有效地址通过变址寻址求得。
5．指令格式结构如下所示，试分析指令格式及寻址方式特点。
解：（1）单字长二地址指令 （2）操作码OP可指定
=16条指令
（3）23=8种寻址方式 （4）可以是RR型指令、SS型指令、RS型指令 【例1】指令格式如下所示，其中OP为操作码，试分析指令格式的特点。 15 9 7 4 3 0 OP 源寄存器 目标寄存器 7解（1）单字长二地址指令 （2）操作码字段OP可以指定2=128条指令
（3）源寄存器和目标寄存器都是通用寄存器（可分别指定16个），是RR型指令，两个操作数均在寄存器中。 （4）这种指令结构常用于算术逻辑运算类指令。
6．一种单地址指令格式如下所示，其中I为间接特征，X为寻址模式，D为形式地址。I，X，D组成该指令的操作数有效地址E。设R为变址寄存器，R1 为基值寄存器，PC为程序计数器，请在下表中第一列位置填入适当的寻址方式名称。
解： ① 直接寻址② 相对寻址③ 变址寻址④ 基址寻址⑤ 间接寻址⑥ 基址间址寻址
11.从RISC的有关描述中，选择正确答案。C. RISC主要目标是减少指令数 12.（1）操作数在寄存器中，为（A）寻址方式 寄存器寻址
（2）操作数地址在寄存器中，为（B）寻址方式 寄存器间接寻址 （3）操作数在指令中，为（C）寻址方式 立即寻址
（4）操作数地址（主存）在指令中，为（D）寻址方式 直接寻址
（5）操作数的地址，为某一寄存器内容与位移量之和，可以是（EFG）寻址方式。 相对、基址、变址
第五章：
7.在CPU中：（1）保存当前正在执行的指令的存储器是 指令寄存器（IR） （2）保存当前正在执行的指令地址的寄存器是 数据地址寄存器（AR） （3）算术逻辑运算结果通常放在 数据缓冲寄存器（DR）和指令计数器（AC）
2.画出存数指令\，(R2)\的指令周期流程图，其含义是将寄存器R1的内容传送至（R2）为地址的主存单元中。标出各微操作信号序列。
3．参见课本P128图5.15的数据通路，画出取数指令\（R3），RO\的指令周期流程图，其含义是将(R3)为地址的主存单元的内容取至寄存器R0中，标出各微操作控制信号序列。
6假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。已知微指令长度为32位，请估算控制存储器容量。 解：（80×3+1）×（32／8）=964字节
10.某计算机有如下部件：ALU，移位器，主存M，主存数据寄存器MDR，主存地址寄存器MAR，指令寄存器IR，通用寄存器R0-R3，暂存器C和D。
（1）请将各逻辑部件组成一个数据通路，并标明数据流动方向。
（2）画出“ADD R1，R2”指令的指令周期流程图。
解：(1)将C，D两个暂存器直接接到ALU的A，B两个输入端上。与此同时，除C，D外，其余7个寄存器都双向接到单总线上。
（2）
16. 判断以下三组指令各存在哪种类型的数据相关。
(1) I1 LAD R1，A ； M（A）→R1，M（A）是存储器单元 I2 ADD R2，R1 ；（R2）+（R1）→R2 (2) I3 ADD R3，R4 ；（R3）+（R4）→R3 I4 MUL R4，R5 ；（R4）×（R5）→ R4
(3) I5 LAD R6，B ； M（B）→R6，M（B）是存储器单元
I6 MUL R6，R7 ；（R6）×（R7）→ R6
解：（1）写后读（RAW）相关；（2）读后写（WAR）相关，但不会引起相关冲突；（3）写 后读（RAW）相关、写后写（WAW）相关
例题.流水线中有三类数据相关冲突：写后读（RAW）相关；读后写（WAR）相关；写
后写（WAW）相关。判断以下三组指令各存在哪种类型的数据相关。 箭头左边读右边写。 (1) I1: ADD R1，R2，R3 ；(R2) + (R3)->R1 I2: SUB R4，R1，R5 ； (R1) - (R5)->R4 写后读（RAW）相关（从右向左读） (2) I3: STA M(x)，R3 ； (R3)->M(x)， M(x)是存储器单元
I4: ADD R3，R4，R5 ；(R4)+(R5)->R3 ；读后写（WAR）相关
(3) I5: MUL R3，R1，R2 ；(R1)×(R2)->R3 I6: ADD R3，R4，R5 ； (R4) + (R5)->R3 写后写（WAW）相关
10.（1）某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，总线带宽是多少？
（2）如果一个总线宽度周期中并行传送64位数据，总线时钟频率升为66MHz，总线带宽是多少？ 解：（1）设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用D表示，根据定义可得
Dr=D/T=D×1/t=D×f=4B×33×106/s(10的6次方每秒)=132MB/s （2）64位=8B Dr=D*f=8B*66*106/s(10的6次方每秒）=528MB/s
11. 设存储器容量为32字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。存储周期T=200ns，数据总线宽度为64位，总线传送周期τ=50ns。问顺序存储器和交叉存储器的带宽各是多少?
解：顺序存储器和交叉存储器连续读出m=4个字的信息总量都是：q=64位×4=256位 顺序存储器和交叉存储器连续读出4个字所需的时间分别是： t2=mT=4×200ns=800ns=8×10-7s;
t1=T+(m-1)=200ns+3×50ns=350ns=3.5×10-7s 顺序存储器和交叉存储器的带宽分别是： W2=q/t2=256÷(8×10-7)=32×107［位/s］;
W1=q/t1=256÷(3.5×10-7)=73×107［位/s］ 12.CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns，主存存取周期为250ns，求cache/主存系统的效率和平均访问时间。 解：
h=Nc/(Nc+Nm)=1900/(1900+100)=0.95 r=tm/tc=250ns/50ns=5
e=1/(r+(1-r)h)=1/(5+(1-5)×0.95)=83.3% ta=tc/e=50ns/0.833=60ns
11．主存容量为4MB，虚存容量为1GB，则虚存地址和物理地址各为多少位？如页面大小为4KB，
则页表长度是多少？
解：已知主存容量为4MB，虚存容量为1GB ∵ 2^22＝4M ∴物理地址为22位又 ∵ 2^30＝1G ∴虚拟地址为30位页表长度为 1GB÷4KB＝230÷212=218=256K
1.计算机的外围设备是指 除了CPU和内存以外的其他设备
2.打印机根据印字方式可以分为 击打式 和 非击打式 两大类，在击打式类打印机中，只有针型打印机型打印机能打印汉字。
3.一光栅扫描图形显示器，每帧有1024*1024像素，可以显示256种颜色，问刷新存储器容量至少需要多大？
解：（1024*1024*256）/（8*8）=1MB
4.一个双面CD-ROM光盘，每面有100道，每道9个扇区，每个扇区存储512B，请求出光盘格式化容量。
6.某双面磁盘，每面有220道，已知磁盘转速r=4000转/分，数据传输率为185 000B/S，求磁盘总容量。
7.某磁盘存储器转速为3000转/分，共有4个记录面，每道记录信息为12 288B，最小磁道直径为230mm，共有275道。问： （1）磁盘存储器的存储容量是多少？ （2）最高位密度与最低位密度是多少？ （3）磁盘数据传输率是多少？ （4）平均等待时间是多少？ （5）给出一个磁盘地址格式方案。
9. 在集中式总线仲裁中，独立请求方式方式响应时间最快， 菊花链方式方式对电路故障最敏感。 10. 采月串行接口进行7位ASCII码传送，带有1位奇校验位，l位起始位和1位停止位,当传输率为9600波特时，字符传送速率为 960。
11．系统总线中地址线的功能是 指定主存和I/O设备接口电路的地址。 12．系统总线中控制器的功能是 提供主存、I/O接口设备的响应信号。
14. PCI是一个与处理器无关的 高速外围总线，它采用同步时序协议和集中式仲裁策略，并具有自动配置能力。
15. PCI总线的基本传输机制是 猝发式 传送。利用 桥 可以实现总线间的 并行 传送，使所有的存取都按CPU的需要出现在总线上。PCI允许 多条 总线 猝发式 工作。
1．如果认为CPU等待设备的状态信号是处于非工作状态（即踏步等待），那么在下面几种主机与设备之间的数据传送中：程序查询方式 主机与设备是串行工作的；DMA方式主机与设备是并行工作的；程序中断方式主程序与设备是并行运行的。
2．中断向量地址是中断服务程序入口地址。
4．采用DMA方式传送数据时，每传送一个数据就要占用一个存储周期的时间。
【例1】磁盘组有6片磁盘，每片有两个记录面，最上最下两个面不用。存储区域内径22cm，外径33cm，道密度为40道/cm，内层位密度400位/cm，转速6000转/分。问： （1） （2） （3） （4） （5）
共有多少柱面？
盘组总存储容量是多少？ 数据传输率多少？
采用定长数据块记录格式，直接寻址的最小单位是什么？寻址命令中如何表示磁盘地址？ 如果某文件长度超过一个磁道的容量，应将它记录在同一个存储面上，还是记录在同一个柱面上？
解（1）有效存储区域：16.5-11=5.5cm
因为道密度：40道/cm，所以40×5.5=220道，即220个圆柱面。 （2）内层磁道周长为：2πR=2×3.14×11=69.08cm 每道信息量：400位/cm×69.08cm=27 632位=3454B 每面信息量：3454B×220=759 880B 盘组总容量：759 880B×10 = 7 598 800B （3）磁盘数据传输率Dr=rN N为每条磁道容量，N=3454B
r为磁盘转速，r=6000转/60秒=100转/秒 Dr=rN=100×3454B=345400B/s
（4）直接寻址的最小单位是一个记录块（一个扇区），每个记录块记录固定字节数目的信息，在定长记录的数据块中，活动头磁盘组的编址方式可用如下格式：
17 16 15 8 7 4 3 0
台 号 柱面（磁道）号 盘面（磁头）号 扇区号 此地址格式表示有4台磁盘，每台有16个记录面，每面有256个磁道，每道有16个扇区 （6）
例4 设存储器容量为32字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。存储周期T=200ns，数据总线宽度为64位，总线传送周期τ=50ns。问顺序存储器和交叉存储器的带宽各是多少? 解：顺序存储器和交叉存储器连续读出m=4个字的信息总量都是：q=64位×4=256位 顺序存储器和交叉存储器连续读出4个字所需的时间分别是：
应记录在同一个柱面上，因为不需要重新找道，数据读/写速度快。
t2=mT=4×200ns=800ns=8×10-7s;
t1=T+(m-1)τ=200ns+3×50ns=350ns=3.5×10-7s 顺序存储器和交叉存储器的带宽分别是：
W2=q/t2=256÷(8×10)=32×10［位/s］;
-7
7
W1=q/t1=256÷(3.5×10-7)=73×107［位/s］
例1 若浮点数x的754标准存储格式为(41360000)16求其浮点数的十进制数值。
0100 0001 0011 0110 0000 0000 0000 0000 符号位:S=0
阶码:E=10000010(移码)
指数:e=E-01111111=00000011=(3)10 尾数:M=1.011011
故: x =+(1.011011)×2=1011.011=(11.375)10
例2 将数(20.59375)10转换成754标准的32位浮点数的二进制存储格式.
3
解:(20.59375)10=10100.10011=1.010010011×24 e=4 E=100+01111111=10000011 M=010010011 S=0
32位浮点数格式:
0100 0001 1010 0100 1100 0000 0000 0000 =(41A4C000)16
例5 设机器字长16位，定点表示，尾数15位，数符1 位，问：
（1）定点原码整数表示时，最大正数是多少？最小负数是多少？ （2）定点原码小数表示时，最大正数是多少？最小负数是多少？
解（1）定点原码整数表示
最大正数值=（215-1）10=+32767 最小负数值=-（215-1）10=-32767 （2）定点原码小数表示
最大正数值=（1-2-15）10=+0.1111?11
最小负数值=-（1-2-15）10=-0.1111?11
例6 假设由S,E,M三个域组成的一个32位二进制数所表示的非零规格化浮点数x,真值表示为:x=(-1)S×(1.M)×2E-128
问:它所表示的规格化的最大正数、最小正数、最大负数、最小负数是多少？
解:(1)最大正数0 11111111 1111?11 x=[1+(1-2-23)]×2127
(2)最小正数0 00000000 0000?00 x=1.0×2-128
(3)最小负数1 11111111 1111?11 x=-[1+(1-2-23)]×2127
(4)最大负数1 00000000 0000?00 x=-1.0×2-128
例29 假设每个过程段所需的时间为：求阶差 τ1＝70ns,对阶 τ2＝60ns,相加τ3＝90ns,规格化
τ4＝80ns,缓冲寄存器L的延时为 tl＝10ns,求 (1)4 级流水线加法器的加速比为多少？(2)如果每个过
程段的时间相同,即都为75ns,(包括缓冲寄存器时间),加速比是多少？
[解:]
(1)加法器的流水线时钟周期至少为
τ＝90ns＋10ns＝100ns
如果采用同样的逻辑电路,但不是流水线方式,则浮点加法所需的时间为
τ1＋τ2＋τ3＋τ4 ＝300ns
因此,4级流水线加法器的加速比为 Ck＝300/100＝3
(2) 当每个过程段的时间都是75ns时,加速比为 Ck＝300/75＝4
[例30] 已知计算一维向量ｘ,ｙ的求和.试用4段的浮点加法流水线来实现一维向量的求和运算,这4段流水线是阶码比较、对阶操作、尾数相加、规格化。画出向量加法计算流水时空图。
例1 下图是SRAM的写入时序图。当R/W线为低电平时,存储器按给定地址把数据线上的数据写入存储器。请指出下图写入时序中的错误，并画出正确的写入时序图
例 1 】图所示为双总线结构机器的数据通路， IR 为指令寄存器，PC为程序计数器 ( 具有自增功能) ， M 为主存 ( 受 R/ W 信号控制) ， AR 为地址寄存器，DR为数据缓冲寄存器， ALU 由加, 减控制信号决定完成何种操作，控制信号 G 控制的是一个门电路，线上标注有小圈表示有控制信号，例中 yi 表示 y 寄存器的输入控制信号， R1o 为寄存器 R1 的输出控制信号，未标字符的线为直通线，不受控制。
(1)\， R0\指令完成 (R0)+(R2)-> R0 的功能操作，画出其指令周期流程图，假设该指令的地址已放入个人计算机中并列出相应的微操作控制信号序列。。
(2)“ SUB R1 ， R3” 指令完成 (R3)-(R1)-> R3 的操作，画出其指令周期流程图，并列出相应的微操作控制信号序列。
例1 某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，总线带宽是多少？
解：设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用D表示，根据定义可得
Dr=D/T=D×1/t=D×f=4B×33×106/s=132MB/s
例2 利用串行方式传送字符，每秒钟传送的比特(bit)位数常称为波特率.假设数据传送速率是120个字符/秒,每一个字符格式包含10个比特位(起始位、停止位、8个数据位），问传送的波特率是多少？每个比特位占用的时间是多少？
解：波特率为：
10位×120个字符/秒=1200波特
每个比特位占用的时间Td是波特率的倒数： Td=1/1200=0.833×10-3s=0.833ms
例3 某CPU采用集中式仲裁方式，每一对请求线BRi和授权线BGi组成一对菊花链查询电路。当这些设备要求传送时通过BRi线向仲裁器发出请求，对应的BGi线则串行查询每个设备确定设备享有总线控制权。试分析总线仲裁时序图