个停止位。若每秒传送120个字符，试求传送的波特率和比特率。

波特率=（1+8+1+2）*120=1440bps

比特率=8*120=960bps

四、问答题

1．某机主存容量为4M×32位，且存储字长等于指令字长，若该机的指令系统具备129

种操作。操作码位数固定，且具有直接、间接、立即、相对、基址、变址六种寻址方式。

（1）画出一地址指令格式并指出各字段的作用； （2）该指令直接寻址的最大范围（十进制表示）； （3）一次间址的寻址范围（十进制表示）； （4）相对寻址的位移量（十进制表示）。 解：

（1）一地址指令格式为

OP M A OP 操作码字段，共9位，可反映129种操作；

M 寻址方式特征字段，共3位，可反映6种寻址方式； A 形式地址字段，共32 –9 – 3 = 20位

20

（2）直接寻址的最大范围为2 = 2048

32

（3）由于存储字长为32位，故一次间址的寻址范围为2

相对寻址的位移量为 – 1024 ~ + 1023

2．能不能说机器的主频越快，机器的速度就越快，为什么？

答：不能说机器的主频越快，机器的速度就越快。因为机器的速度不仅与主频有关，还

与机器周期中所含的时钟周期数以及指令周期中所含的机器周期数有关。同样主频的机器，由于机器周期所含时钟周期数不同，机器的速度也不同。机器周期中所含时钟周期数少的机器，速度更快。

此外，机器的速度还和其他很多因素有关，如主存的速度、机器是否配有Cache、总线的数据传输率、以及机器是否采用流水技术等等。机器速度还可以用MIPS（每秒执行百万条指令数）和CPI（执行一条指令所需的时钟周期数来衡量）。

3．设某机配有A、B、c三台设备，其优先顺序是A，B，c，为改变中断处理次序，将它们的屏蔽字分别设置为如表所示：

请按图中的时间轴给出的设备请求中断的时刻，画出cPu执行程序的轨迹。设A、B中断服务程序的执行时间均为20 us。

4．程序查询方式和程序中断方式都要由程序实现外围设备的输入／输出，它们有何不

同？

程序查询方式是用户在程序中按排一段输入输出程序，它由I/O指令、测试指令和转移指令等组成。CPU一旦启动I/O后，就进入这段程序，时刻查询I/O准备的情况，若未准备就绪就踏步等待；若准备就绪就实现传送。输入输出的全部过程中，CPU停止自身的操作。

程序中断方式虽也要用程序实现外部设务的输入、输出，但它只是以中断服务程序的形式插入到用户现行程序中。即CPU启动I/O后，继续自身的工作，不必查询I/O的状态。而I/O被启动后，便进入自身的准备阶段，当其准备就绪时，向CPIJ提出中断请求，此时若满足条件，CPU暂停现行程序，转入该设备的中断服务程序，在服务程序中实现数据的传送。

5．设CPU内有下列部件：PC、IR、SP、AC、MAR、MDR和CU(见下图),写出间接寻址的取数指令LDA @X在取指周期、间指周期、执行周期的微操作命令。

取指周期：PC→MAR→M,CU→M,M→MDR→IR PC+1→(PC)

间指周期：IR(Ad)→MAR→M,CU→M,M→MDR 执行周期：MDR→MAR→M,CU→M,M→MDR→R0

6、设主存容量为256K字，CACHE容量为2K字，块长为4个字。 （1）设计CACHE的地址格式，CACHE中可装入多少块数据？ （2）在直接映射方式下，设计设技主存地址格式。 （3）在四路组相联映射下，设计设技主存地址格式。 （4）在全相联映射下，设计设技主存地址格式。

解：(1) cache中可装入多少块数据=2K/4=512块 (2) 在直接映射方式下，设计主存地址格式为了

主存标记 7 主存标记 9 字块地址 9 组地址 7 块内地址 2 块内地址 2 (3) 在四路组相联映射方式下，设计主存地址格式为

(4) 在全相联映射方式下，设计主存地址格式为

主存标记 16 块内地址 2

设计算机采用直接映象cache，已知主存容量为4MB，cache容量为4096B，字块长度为

8个字，每字32位，试分析主存的地址格式。

五、设计题

设CPU共有16根地址线，8根数据线，并用MREQ作访存控制信号（低电平有效），用WR作读写控制信号（高电平为读，低电平为写）。现有下列芯片及各种门电路（门电路自定），如图所示。画出CPU与存储器的连接图，要求：

AmA0AkA0G1G2AG2BCBAD0CSROMPD/ProgrCSRAMY7Y6WEY0DnD0Dn74138译码器G1，， 为控制端G 2AG2BC, B, A为变量控制端ROM: 2K×8位 4K×8位 8K×8位 32K×8位

（1）存储芯片地址空间分配为：最小4K地址空间为系统程序区，相邻的4K地址空间为系统程序工作区，与系统程序工作区相邻的是24K用户程序区；

（2）指出选用的存储芯片类型及数量； （3）详细画出片选逻辑。

（1）根据主存地址空间分配为：） A15 … A11 … A7 … … A0

0000000000000000?? 最小4K 4K×8位ROM1片

0000111111111111?RAM: 1K×4位 2K×8位 8K×8位 16K×1位 4K×4位Y Y0为输出端7…… 0001000000000000?? 相邻4K 4K×4位RAM2片

0001111111111111?0010000000000000??0011111111111111?0100000000000000??相邻

? 0101111111111111?0110000000000000??0111111111111111??24K 8K×8位RAM3片

（2）选出所用芯片类型及数量

最小4K地址空间为系统程序区，选用1片4K×8位ROM芯片；

相邻的4K地址空间为系统程序工作区，选用2片4K×4位RAM芯片；

与系统程序工作区相邻的24K为用户程序区，选用3片8K×8位RAM芯片。 （3）CPU与存储芯片的连接图如图所示

+5VG1G2AG2BCBAY3Y2Y1Y0&&1MREQA15A14A13A12A11A0CPU4K×8位ROM4K×4位RAM4K×4位RAM8K×8位RAM8K×8位RAM8K×8位RAMD7D4D3D0WR