微型计算机技术及应用习题解答
4.2
用存储器件组成内存时,为什么总是采用矩阵形式?请用一个具体例子进行说明。 答:1.为了简化选择内存内部单元的地址译码电路及减少译码线数量。
2.例如,要组成1K字节的内存,若不用矩阵组织这些单元,而是将它们一字排开,就要1024条译码线才能实现对这些单元的寻址。译码电路也因此而很复杂。若用32×32来实现排列,就只要32条行选择线和32条列选择线就可以了。因此其译码电路也将变得较为简单。 为了节省存储器的地址译码电路,一般采用哪些方法? 答:① 存储器件按矩阵排列;
② 内存按模块结构设计; ③ 模块内再进行分组处理。
在选择存储器件时,最重要的考虑因素是什么?此外还应考虑哪些因素? 答:1.最重要的考虑因素是:易失性、只读性、位容量和速度。
2.此外还应考虑:功耗、可靠性和价格等因素。
什么叫静态RAM?静态RAM有什么特点?
答:1.在电源不断电的情况下,信息一旦写入后不会丢失的RAM就叫静态RAM。
2.静态RAM的特点有:不需刷新,因此简化了外部电路;但位容量较类似方法设计的动态RAM少,且功耗较大。 静态RAM芯片上为什么往往只有写信号而没有读信号?什么情况下可以从芯片读得数据?
答:1.因为在存储器中,当允许信号有效之后,一定是进行读/写操作,非写即读。因
此,只用写信号WE就可以即控制写操作,又控制读操作。在写操作时,写脉冲发生器送来一个负脉冲作为写入信号;在读操作时,写脉冲发生器不产生负脉冲,而是使WE端处于高电平,此高电平就用来作为读出信号。 2.当芯片允许信号CE=0及写信号WE=1时,可以从芯片上读得数据。
4.3
4.4
4.5
4.6
4.7
在对静态存储器进行读/写时,地址信号要分为几个部分?分别产生什么信号? 答:1.地址信号分为三个部分。如:A19~A14,A13~A12,A11~A0。
2.例中A19~A14用来作为模块选择信号,地址译码器判断A19~A14给出的模块
选择信号和本模块的约定信号是否匹配,如匹配,则再根据MRDC或MWTC产生内部的模块选择信号;A13~A12产生4个矩阵的芯片允许信号;A11~A0则作为矩阵内部的行地址和列地址。
4.8
动态RAM工作时有什么特点?和静态RAM比较,动态RAM有什么长处?有什么不足之处?动态RAM一般用在什么场合?
答:1.动态RAM工作时需要对其存储的信息定时(约2ms)刷新一次。因此需要刷新
控制电路来支持。
2.动态RAM的优点(长处)为:动态RAM的位密度高;动态RAM的功耗较低;动态RAM的价格低廉,适合于大容量使用。
3.动态RAM的缺点(不足之处)为:要配置刷新逻辑电路;在刷新周期中,内存模块不能启动读周期或写周期。
4.动态RAM一般用在大容量、低功耗场合。 动态RAM为什么要进行刷新?刷新过程和读操作比较有什么差别? 答:1.因为动态RAM是利用电容的存储作用来保存信息的,但电容由于放电或泄漏,
电荷保存时间较短(约2ms),若不及时补充电荷会使存放的数据丢失,因此需定时刷新以补充所需要的电荷。
2.刷新过程是由刷新逻辑电路定时完成的,且每次对所有模块的一行同时刷新,
9
4.9
微型计算机技术及应用习题解答
数据不输出,数据总线处于高阻状态。读过程是随机的,每次选中一个存储单元(8位),且数据输出到数据总线上。
4.10 动态RAM控制器完成什么功能?Intel 8203从功能上分为哪两部分?叙述这两部分
的工作原理。
答:1.动态RAM控制器要完成的功能有:刷新定时器产生刷新周期并提供各种时序
信号,并对CPU的读/写操作及刷新操作进行仲裁;刷新地址计数器提供刷新用的行地址,并通过多路转换器进行地址切换。
2.Intel 8203从功能上分为:地址处理部分和时序处理部分两个。
3.地址处理部分用来处理动态RAM正常读/写时的地址信号(正常的行/列地址合用一组地址线的区分)和刷新过程中的地址信号(区分正常的行地址及刷新周期的行地址)。时序处理部分通过一个基准时钟来产生各种时序;通过一个仲裁器来解决刷新请求和内存正常读/写请求之间的矛盾。内部有两级同步电路用来对外部请求信号实现同步。 4.11 ROM、PROM、EPROM分别用在什么场合?
答:① ROM用在一个计算机系统完成开发以后,容纳不再修改的程序和数据。且批
量产量要大的场合。
② PROM用于非批量的场合。
③ EPROM用于软件或系统的开发阶段及批量很小的场合。
第五章 微型计算机和外设的数据传输 5.1
外部设备为什么要通过接口电路和主机系统相连?存储器需要接口电路和总线相连吗?为什么?
答:1.因为外设的功能多种多样,对于模拟量信息的外设必须要进行A/D和D/A转
换,而对于串行信息的外设则必须转换为并行的信息,对于并行信息的外设还要选通。而且外设的速度比CPU慢的多,必须增加缓冲功能。只有这样计算机才能使用这些外设。而所有这些信息转换和缓冲功能均由接口电路才能完成。
2.存储器不需要接口电路和总线相连。
3.因为存储器功能单一,且速度与CPU相当。因此可直接挂在CPU总线上。 是不是只有串行数据形式的外设需要接口电路和主机系统连接?为什么? 答:1.不是。并行数据形式的外设也需要接口电路和主机系统连接。
2.因为,CPU每次只能访问一个外设,因此并行信息的外设需增加选通功能,才能满足CPU的访问要求,必须用接口电路。 接口电路的作用是什么?按功能可分为几类?
答:1.接口电路的作用就是在外设和CPU之间起信息变换和缓冲功能。
2.按功能可分为两类: ① 一种是使微处理器正常工作所需要的辅助电路。 ② 另一种是输入/输出接口电路。
数据信息有哪几类?举例说明它们各自的含义。
答:1.数据信息有四类:数字量、模拟量、开关量、脉冲量。
2.如键盘、磁带机等就是数字量信息;温度、湿度、压力等转换的电信号就是模拟量;电机的起停、发光设备的亮灭等都是开关量;计数脉冲、定时脉冲等都是脉冲量。 CPU和输入/输出设备之间传送的信息有哪几类?
10
5.2
5.3
5.4
5.5
微型计算机技术及应用习题解答
答:有数据信息、控制信息、状态信息三类。 5.6
什么叫端口?通常有哪几类端口?计算机对I/O端口编址时通常采用哪两种方法?在8086/8088系统中,用哪种方法对I/O端口进行编址?
答:1.CPU和外设进行数据传输时,各类信息在接口中进入不同的寄存器,一般称这
些寄存器为I/O端口。
2.有数据端口、控制端口、状态端口三类。
3.在微型计算机中通常用两种I/O端口编址方式:存储器映象寻址和I/O端口单独寻址。
4.在8086/8088系统中,用I/O端口单独寻址方式编址。 为什么有时候可以使两个端口对应一个地址?
答:因为这两个端口一个是只读端口,一个是只写端口。而CPU对一个I/O端口地
址可进行读/写两种访问。如果将这两个只读和只写端口编为一个地址,则CPU对该端口地址读操作对应的是只读端口;CPU对该端口地址写操作则对应的是只写端口,互不影响。因此可以使两个单向的只读和只写端口对应一个端口地址。 CPU和外设之间的数据传送方式有哪几种?实际选择某种传输方式时,主要依据是什么?
答:1.CPU和外设之间的数据传送方式有三种:程序方式、中断方式、DMA方式。
2.主要依据是外设的情况(外设的速度和外设提供信息的方式)。 无条件传送方式用在哪些场合?画出无条件传送方式的工作原理图并说明。 答:1.无条件传送方式只用在对一些简单外设进行操作的场合。如开关、LED显示等。
2.无条件传送方式的工作原理图:(见书203页图5.2所示)
① 在无条件输入时:CPU执行一条输入指令,使RD和M/IO信号为有效低
电平,并对应送出该端口地址,因此选中输入缓冲器,打开其三态门,使输入缓冲器的数据经数据总线送到CPU的累加器中。 ② 在无条件输出时:CPU执行一条输出指令,使WR和M/IO信号为有效低
电平,并对应送出该端口地址,因此选中输出锁存器,将由累加器送到数据总线上的数据打入输出锁存器中供外设使用。
5.10 条件传送方式的工作原理是怎样的?主要用在什么场合?画出条件传送(查询)方式输出
过程的流程图。
答:1.条件传送方式的工作原理是:外设给CPU提供一个状态信息,当CPU要访问
外设时,必须先检测该状态信息是否合乎要求,不停检测直至合乎要求时才进行CPU对外设的访问。
2.查询方式主要用在外设较少,数据交换不频繁的开始 非实时系统的场合。
3.查询式输出过程的流程图如右: 5.11 设一个接口的输入端口地址为0100H,而它的状态端口
地址为0104H,状态口中第5位为1表示输入缓冲区中有一个字节准备好,可输入。设计具体程序实现查询式输入。 答:DATA SEGMENT
BUFFER DB 20 DUP(?) ;接收数据缓冲区 DATA ENDS CODE SEGMENT
ASSUME DS:DATA,CS:CODE
STAT: MOV AX,DATA ;对
11
5.7
5.8
5.9
初始化 外设空N Y CPU从内存取数由累加器输出给外设 N 外设空Y 后续处理 微型计算机技术及应用习题解答
DS初始化
MOV MOV MOV
STATIN: IN
TEST JZ MOV IN MOV
CODE ENDS
END
DS,AX
DI,OFFSET BUFFER DX,0104H AL,DX AL,20H ;测试第5位 STATIN ;第5位为0继续测试 DX,0100H AL,DX ;输入数据 [DI],AL
STAT
5.12 查询式传送方式有什么缺点?中断方式为什么能弥补查询方式的缺点?
答:1.查询式传送方式缺点是:花费CPU的时间作等待循环,大大降低了CPU的运
行效率。
2.中断方式是在外设准备就绪时向CPU申请中断,再进行传送,因而CPU无需花费时间作等待循环,弥补了查询方式的缺点。 5.13 画一个用中断方式进行输出传输的接口电路。
答:中断方式输出的接口电路如下:
数据
锁存选通信号 器
ACK
R
+5V
BUSY 中断请求
5.14 5.15 5.16 5.17
5.18 叙述可屏蔽中断的响应和执行过程。
答:① 接口发中断请求信号。
② CPU的IF=1时,当前指令执行完后,CPU进行中断回答,发两个INTA负脉冲。
③ 接口将中断类型号n送CPU。
④ 当前的PSW、CS和IP推入堆栈,并清除IF和TF。 ⑤ (4×n)作为IP,(4×n+2)作为CS,即取中断向量。 ⑥ 执行中断子程序,并开中断。
⑦ 中断返回IRET指令使IP、CS和PSW弹出堆栈。 ⑧ 返回被中断的程序。
12
中断屏蔽触发器 DB 端口译码 M/IO WR AB INTR (中断请求)