计算机组成原理期末试题及答案--10套南京廖华答案网

计算机组成原理期末试题及答案--10套下载本文

文章发布时间 : 2024/10/24 4:45:41星期四

本科生期末试卷二

一．选择题（每小题1分，共10分）

六七十年代，在美国的______州，出现了一个地名叫硅谷。该地主要工业是______它也是______的发源地。

A 马萨诸塞，硅矿产地，通用计算机 B 加利福尼亚，微电子工业，通用计算机

C加利福尼亚，硅生产基地，小型计算机和微处理机 D加利福尼亚，微电子工业，微处理机 2

若浮点数用补码表示，则判断运算结果是否为规格化数的方法是______。 A 阶符与数符相同为规格化数 B 阶符与数符相异为规格化数

C 数符与尾数小数点后第一位数字相异为规格化数 D数符与尾数小数点后第一位数字相同为规格化数 3

定点16位字长的字，采用2的补码形式表示时,一个字所能表示的整数范围是______。 A -215 ~ +（215 -1） B -（215 –1）~ +（215 –1） C -（215 + 1）~ +215 D -215 ~ +215

4 5

某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为______。 A 64，16 B 16，64 C 64，8 D 16，16 。

交叉存贮器实质上是一种______存贮器，它能_____执行______独立的读写操作。 A 模块式，并行，多个 B 模块式串行，多个 C 整体式，并行，一个 D 整体式，串行，多个 6 7

用某个寄存器中操作数的寻址方式称为______寻址。 A 直接 B 间接 C 寄存器直接 D 寄存器间接

流水CPU 是由一系列叫做“段”的处理线路所组成，和具有m个并行部件的CPU相比，一个 m段流水CPU______。

A 具备同等水平的吞吐能力 B不具备同等水平的吞吐能力 C 吞吐能力大于前者的吞吐能力 D吞吐能力小于前者的吞吐能力 8

描述PCI总线中基本概念不正确的句子是______。 A HOST 总线不仅连接主存，还可以连接多个CPU B PCI 总线体系中有三种桥，它们都是PCI 设备

C 以桥连接实现的PCI总线结构不允许许多条总线并行工作 D 桥的作用可使所有的存取都按CPU 的需要出现在总线上 9

计算机的外围设备是指______。

A 输入/输出设备 B 外存储器

C 远程通信设备 D 除了CPU 和内存以外的其它设备 10 中断向量地址是：______。

A 子程序入口地址 B 中断服务例行程序入口地址 C中断服务例行程序入口地址的指示器 D 中断返回地址

二. 填空题（每题3分，共15分）

1 为了运算器的A. _____，采用了B. _____进位，C. _____乘除法和流水线等并行措施。

2 相联存储器不按地址而是按A. ______访问的存储器，在cache中用来存放B. ______，在虚拟存储器中用来存放C. ______。

3 硬布线控制器的设计方法是：先画出A. ______流程图，再利用B. ______写出综合逻辑表达式，然后用C. ______等器件实现。

4 磁表面存储器主要技术指标有A.______，B. ______，C. ______，和数据传输率。

5 DMA 控制器按其A. ______结构，分为B. ______型和C. ______型两种。三．四．五．

（9分）求证：[X]补+ [ Y ]补 = [ X + Y ]补（mod 2）

（9分）某计算机字长32位，有16个通用寄存器，主存容量为1M字，采用单字长二地址指令，共有（9分）如图B2.1表示使用快表（页表）的虚实地址转换条件，快表存放在相联存贮器中，其中容量

（1）当CPU 按虚拟地址1去访问主存时，主存的实地址码是多少？（2）当CPU 按虚拟地址2去访问主存时，主存的实地址码是多少？（3）当CPU 按虚拟地址3去访问主存时，主存的实地址码是多少？页号该页在主存中的起始地址 33 42000 25 38000 7 96000 6 60000 4 40000 15 80000 5 50000 30 70000 图B2.1 六．

（10分）假设某计算机的运算器框图如图B2.2所示，其中ALU为16位的加法器，SA 、SB为16位暂存器，4个通用寄存器由D触发器组成，Q端输出，

虚拟地址页号页内地址 1 15 0324

2 7 0128

3 48 0516 64条指令，试采用四种寻址方式（寄存器、直接、变址、相对）设计指令格式。为8个存贮单元。问：

其读写控制如下表所示：

读控制写控制 R0 RA0 RA1 W WA0 WA1 选择 1 0 0 R0 1 0 0 1 0 1 R1 1 0 1 1 1 0 R2 1 1 0 1 1 1 R3 1 1 1 0 x x 0 x x 不读出

要求：（1）设计微指令格式。

（2）画出ADD，SUB两条指令微程序流程图。七．八．

（9分）画出单机系统中采用的三种总线结构。

（9分）试推导磁盘存贮器读写一块信息所需总时间的公式。

选择 R0 R1 R2 R3 不写入图B2.2

一．选择题

1. D 2. C 3. A 4. D 5. A 6. C 7. A 8. C 9. D 10. C 二．填空题

1. A.高速性 B.先行 C.阵列。

2. A.内容 B.行地址表 C.页表和段表。

3. A.指令周期 B.布尔代数 C.门电路、触发器或可编程逻辑。 4. A.存储密度 B.存储容量 C.平均存取时间。 5. A.组成结构 B.选择 C.多路。三．解：（1）x > 0 , y > 0 , 则x + y > 0

[X]补+ [ Y ]补 = x + y =[ X + Y ]补（mod 2） (2) x > 0 , y < 0 , 则x + y > 0 或x + y < 0

因为 [X]补= x , [ Y ]补 = 2 + y

所以[X]补+ [ Y ]补 = x + 2 + y = 2 + （x + y）

当x+y>0时，2+(x+y)>2，进位2必丢失，又因(x+y)>0,所以

[X]补+ [ Y ]补 =x+y= [ X + Y ]补（mod 2）当x+y<0时，2+(x+y)<2，又因(x+y)<0,所以

[X]补+ [ Y ]补 =x+y= [ X + Y ]补（mod 2）

（3）x < 0 , y > 0 , 则x + y > 0 或x + y < 0

这种情况和第2种情况一样，把x和y的位置对调即得证。（4）x < 0 , y < 0 , 则x + y < 0

因为 [X]补= 2 + x , [ Y ]补 = 2 + y

本科生期末试卷二答案

所以[X]补+ [ Y ]补 = 2 + x + 2 + y = 2 + （2 + x + y）

上式第二部分一定是小于2大于1 的数，进位2必丢失，又因（x+y）<0

所以[X]补+ [ Y ]补 = 2 + （x + y）= [ X + Y ]补（mod 2）

四．解：64条指令需占用操作码字段（OP）6位，源寄存器和目标寄存器各4位，寻址模式（X）2位，形式地址（D）16位，其指令格式如下：

31 26 25 22 21 18 17 16 15 0 OP X D 目标源寻址模式定义如下：

X= 0 0 寄存器寻址操作数由源寄存器号和目标寄存器号指定 X= 0 1 直接寻址有效地址 E= (D) X= 1 0 变址寻址有效地址 E= (Rx)＋D X= 1 1 相对寻址有效地址 E=（PC）＋D

其中Rx为变址寄存器（10位），PC为程序计数器（20位），位移量D可正可负。该指令格式可以实现RR型，RS型寻址功能。

五．解：（1）用虚拟地址为1的页号15作为快表检索项，查得页号为15的页在主存中的起始地址为

80000，故将80000与虚拟地址中的页内地址码0324相加，求得主存实地址码为80324。

（2）主存实地址码 = 96000 + 0128 = 96128

（3）虚拟地址3的页号为48，当用48作检索项在快表中检索时，没有检索到页号为48的页面，此

时操作系统暂停用户作业程序的执行，转去执行查页表程序。如该页面在主存中，则将该页号及该页在主存中的起始地址写入主存；如该页面不存在，则操作系统要将该页面从外存调入主存，然后将页号及其在主存中的起始地址写入快表。

六．解：微命令字段共12位，微指令格式如下：

1 2 1 2 1 1 1 1 1 1 R RA0RA1 w WA0WA1 LDSA LDSB SB->ALU SB->ALU CLR

各字段意义如下：

R— 通用寄存器读命令 W—通用寄存器写命令

.RA0RA1—读R0—R3的选择控制。 WA0WA1—写R0—R3的选择控制。 LDSA—打入SA的控制信号。 LDSB—打入SB的控制信号。

SB->ALU—打开非反向三态门的控制信号。

SB->ALU—打开反向三态门的控制信号，并使加法器最低位加1。 CLR－暂存器SB清零信号。

P下址字字段段 ~ ~ —— 一段微程序结束，转入取机器指令的控制信号。

（2）ADD、SUB两条指令的微程序流程图见图B2.3所示。

七．三种系统总线结构如图B2.4所示，从上到下为单总线，双总线，三总线：

图B2.4

八．解：设读写一块信息所需总时间为T，平均找到时间为Ts，平均等待时间为TL，读写一块信息的传输时间为Tm，则：T=Ts＋TL＋Tm。

假设磁盘以每秒r转速率旋转，每条磁道容量为N个字，则数据传输率=rN个字/秒。

又假设每块的字数为n，因而一旦读写头定位在该块始端，就能在Tm≈（n / rN）秒的时间中传输完毕。 TL是磁盘旋转半周的时间，TL=（1/2r）秒，由此可得： T=Ts＋1/2r＋n/rN 秒

期末试卷二

一. 选择题（每空1分，共20分）

1．将有关数据加以分类、统计、分析，以取得有利用价值的信息，我们称其为______。

A. 数值计算 B. 辅助设计 C. 数据处理 D. 实时控制 2．目前的计算机，从原理上讲______。

A. 指令以二进制形式存放，数据以十进制形式存放 B. 指令以十进制形式存放，数据以二进制形式存放 C. 指令和数据都以二进制形式存放 D. 指令和数据都以十进制形式存放

3. 根据国标规定，每个汉字在计算机内占用______存储。

A.一个字节 B.二个字节 C.三个字节 D.四个字节 4. 下列数中最小的数为______。

A.（）2 B.（52）8 C.（2B）16 D.（44）10 5. 存储器是计算机系统的记忆设备，主要用于______。

A.存放程序 B.存放软件 C.存放微程序 D.存放程序和数据 6. 设X= —0.1011，则[X]补为______。

A.1.1011 B.1.0100 C.1.0101 D.1.1001 7. 下列数中最大的数是______。

A.（）2 B.（227）8 C.（96）16 D.（143）10

8. 计算机问世至今，新型机器不断推陈出新，不管怎样更新，依然保有“存储程序”的概念，最早提出

这种概念的是______。

A.巴贝奇 B.冯. 诺依曼 C.帕斯卡 D.贝尔 9. 在CPU中，跟踪后继指令地指的寄存器是______。

A.指令寄存器 B.程序计数器 C.地址寄存器 D.状态条件寄存器 10. Pentium-3是一种______。

A.64位处理器 B.16位处理器 C.准16位处理器 D.32位处理器 11. 三种集中式总线控制中，______方式对电路故障最敏感。

A.链式查询 B.计数器定时查询 C.独立请求 12. 外存储器与内存储器相比，外存储器______。

A.速度快，容量大，成本高 B.速度慢，容量大，成本低 C.速度快，容量小，成本高 D.速度慢，容量大，成本高 13. 一个256K×8的存储器，其地址线和数据线总和为______。 A.16 B.18 C.26 D.20

14. 堆栈寻址方式中，设A为累加器，SP为堆栈指示器，MSP为SP指示的栈顶单元。如果进栈操作的动

作顺序是（A）→MSP，(SP)-1→SP。那么出栈操作的动作顺序应为______。 A.(MSP)→A，(SP)+1→SP B.(SP)+1→SP，(MSP)→A

C.(SP-1)→SP，(MSP)→A D.(MSP)→A，（SP）-1→SP 15. 当采用______对设备进行编址情况下，不需要专门的I/O指令组。 A.统一编址法 B.单独编址法 C.两者都是 D.两者都不是 16. 下面有关“中断”的叙述，______是不正确的。

A. 一旦有中断请求出现，CPU立即停止当前指令的执行，转而去受理中断请求 B. CPU响应中断时暂停运行当前程序，自动转移到中断服务程序 C. 中断方式一般适用于随机出现的服务

D. 为了保证中断服务程序执行完毕以后，能正确返回到被中断的断点继续执行程序，必须进行现场

保存操作

17.下面叙述中，______是正确的。

A.总线一定要和接口相连 B.接口一定要和总线相连 C.通道可以替代接口 D.总线始终由CPU控制和管理 18.在下述指令中，I为间接寻址，______指令包含的CPU周期数最多。 A.CLA B.ADD 30 C.STA I 31 D.JMP 21

19.设寄存器位数为8位，机器数采用补码形式（含一位符号位）。对应于十进制数-27，

寄存器内为______。

A.27H B.9BH C.E5H D.5AH 20.某存储器芯片的存储容量为8K×12位，则它的地址线为____。 A.11 B.12 C.13 D.14

二. 填空题（每空1分，共20分）

1. 计算机软件一般分为两大类：一类叫A.______,另一类叫B.______。操作系统属于 C.______ 类。 2. 一位十进制数，用BCD码表示需A.______位二进制码，用ASCII码表示需B.______位二进制码。 3. 主存储器容量通常以KB表示，其中K=A.______;硬盘容量通常以GB表示，其中G=B.______。 4. RISC的中文含义是A.______,CISC的中文含义是B.______。

5. 主存储器的性能指标主要是存储容量、A.______、B.______和C.______。

6. 由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需

求。

7. 指令寻址的基本方式有两种，A.______方式和B.______方式。

8. 存储器和CPU连接时，要完成A.______的连接；B.______的连接和C.______的连接，方能正常工作。 9. 操作控制器的功能是根据指令操作码和A.______，产生各种操作控制信号，从而完成B.______和执行

指令的控制。

三. 简答题（每题5分，共20分）

1. 指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据。 2. 什么是指令周期？什么是机器周期？什么是时钟周期？三者之间的关系如何？ 3. 简要描述外设进行DMA操作的过程及DMA方式的主要优点。

4. 在寄存器—寄存器型，寄存器—存储器型和存储器—存储器型三类指令中，哪类指令的执行时间最

长？哪类指令的执行时间最短？为什么？

四. 应用题（每题5分，共40分）

1. 求十进制数-113的原码表示，反码表示，补码表示和移码表示（用8位二进制表示，并设最高位为符

号位，真值为7位）。 2. 某机指令格式如图所示：

OP X D 15 10 9 8 7 0

图中X为寻址特征位，且X=0时，不变址；X=1时，用变址寄存器X1进行变址；X=2时，用变址寄存器X2进行变址；X=3时，相对寻址。设（PC）=1234H，（X1）=0037H,

(X2)=1122H，请确定下列指令的有效地址（均用十六进制表示，H表示十六进制） (1)4420H (2)2244H (3)1322H (4)3521H (5)6723H

3. 将十进制数354５８转换成二进制数、八进制数、十六进制数和BCD数。

4. 浮点数格式如下：1位阶符，6位阶码，1位数符，8位尾数，请写出浮点数所能表示的范围（只考虑

正数值）。

5. 现有一64K×2位的存储器芯片，欲设计具有同样存储容量的存储器,应如何安排地址线和数据线引脚

的数目，使两者之和最小。并说明有几种解答。

6. 异步通信方式传送ASCII码，数据位8位，奇校验1位，停止位1位。计算当波特率为4800时，字符

传送的速率是多少？每个数据位的时间长度是多少？数据位的传送速率是多少？

7. 已知某8位机的主存采用半导体存储器，地址码为18位，采用4K×4位的SRAM芯片组成该机所允许

的最大主存空间，并选用模块条形式，问：

（1）若每个模块条为32K×8位，共需几个模块条？（2）每个模块条内有多少片RAM芯片?

（3）主存共需多少RAM芯片？CPU需使用几根地址线来选择各模块？使用何种译码器？

8. 画出中断处理过程流程图。

期末试卷二答案

一. 选择题：

1.C 2.C 3.B 4.A 5.D 6.C 7.B 8.B 9.B 10.A 11.A 12.B 13.C 14.B 15.A 16.A 17.B 18.C 19.C 20C

二. 填空题：

1. A.系统软件 B.应用软件 C.系统软件 2. A.4 B.7 3. A.2 B.2

4.A.精简指令系统计算机 B.复杂指令系统计算机 5.A.存取时间 B.存储周期 C.存储器带宽 6.A.字向 B.位向

7.A.顺序寻址方式 B.跳跃寻址方式 8.A.地址线 B.数据线 C.控制线 9.A.时序信号 B.取指令

三. 简答题：

1. 时间上讲，取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。从空间上讲，从内存

读出的指令流流向控制器（指令寄存器）。从内存读出的数据流流向运算器（通用寄存器）。 2. 指令周期是完成一条指令所需的时间。包括取指令、分析指令和执行指令所需的全部时间。机器周期

也称为CPU周期，是指被确定为指令执行过程中的归一化基准时间，通常等于取指时间（或访存时间）。时钟周期是时钟频率的倒数，也可称为节拍脉冲或T周期，是处理操作的最基本单位。一个指令周期由若干个机器周期组成，每个机器周期又由若干个时钟周期组成。 3. (1)外设发出DMA请求；

（2）CPU响应请求，DMA控制器从CPU接管总线的控制；（3）由DMA控制器执行数据传送操作；（4）向CPU报告DMA操作结束。

主要优点是数据数据速度快

4. 寄存器-寄存器型执行速度最快,存储器-存储器型执行速度最慢。因为前者操作数在寄存器中，后者

操作数在存储器中，而访问一次存储器所需的时间一般比访问一次寄存器所需时间长。

四. 应用题

1. 原码反码补码移码

2.（1）0020H （2）1166H （3）1256H （4）0058H （5）1257H 3.（1）（354 ５８）10=（162.A）16 （2）（354 ５８）10=（.1010）2

（3）（354 ５８）10=（542.5）8

（4）（354 ５８）10=（0.1）BCD 4. 最小值2×0. 最大值×0.

5. 设地址线x根，数据线y根，则 2·y=64K×2 若 y=1 x=17 y=2 x=16 y=4 x=15 y=8 x=14

因此，当数据线为1或2时，引脚之和为18 共有2种解答

6. 每个字符格式包含十个位，因此字符传送速率 4800波特/10=480字符/秒

每个数据位时间长度T=1/4800=0.208ms 数据位传送速率8×480=3840位/秒 7. (2×8）/（32k×8）=8，故需8个模块

(32k×8）/（4k×4）=16，故需16片芯片共需8×16=128片芯片

为了选择各模块，需使用3:8译码器即3根地址线选择模条。

18x

8．中断处理过程流程图如图C2.1所示。否中断是中断周期关中断，即“中断屏蔽”置位响应中断执行指令取指令中断服务子程序图C2.1

开中断，即“中断屏蔽”复位恢复CPU现场设备服务保存CPU现场转移到中断服务子程序

试卷一：

一. 选择题（每小题1分，共20分）

1. 目前我们所说的个人台式商用机属于___D___。 A.巨型机 B.中型机 C.小型机 D.微型机 2. （2000）10化成十六进制数是____B__。

A．（7CD）16 B.（7D0）16 C.（7E0）16 D.（7F0）16 3. 下列数中最大的数是___A___。

A．（）2 B.（227）8 C.（98）16 D.（152）10 4. ____D__表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码

5. 在小型或微型计算机里，普遍采用的字符编码是___D___。 A. BCD码 B. 16进制 C. 格雷码 D. ASCⅡ码 6. 下列有关运算器的描述中，___D___是正确的。 A.只做算术运算，不做逻辑运算 B. 只做加法

C.能暂时存放运算结果 D. 既做算术运算，又做逻辑运算 7. EPROM是指__D____。

A. 读写存储器 B. 只读存储器

C. 可编程的只读存储器 D. 光擦除可编程的只读存储器 8. Intel80486是32位微处理器，Pentium是__D____位微处理器。Ａ．１６Ｂ．３２Ｃ．４８Ｄ．６４９. 设［X］补=1.x1x2x3x4,当满足___A___时，X > -1/2成立。

Ａ．x1必须为1，x2x3x4至少有一个为1 Ｂ．x1必须为1，x2x3x4任意Ｃ．x1必须为0，x2x3x4至少有一个为1 Ｄ．x1必须为0，x2x3x4任意 10. CPU主要包括__B____。

A.控制器 B.控制器、运算器、cache C.运算器和主存 D.控制器、ALU和主存

11. 信息只用一条传输线，且采用脉冲传输的方式称为__A____。 A.串行传输 B.并行传输 C.并串行传输 D.分时传输 12. 以下四种类型指令中，执行时间最长的是__C____。 A. RR型 B. RS型 C. SS型 D.程序控制指令 13. 下列___D___属于应用软件。

A. 操作系统 B. 编译系统 C. 连接程序 D.文本处理 14. 在主存和CPU之间增加cache存储器的目的是__C____。 A. 增加内存容量 B. 提高内存可靠性

C. 解决CPU和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速度

15. 某单片机的系统程序，不允许用户在执行时改变，则可以选用__B____作为存储芯片。 A. SRAM B. 闪速存储器 C. cache D.辅助存储器

16. 设变址寄存器为X，形式地址为D，（X）表示寄存器X的内容，这种寻址方式的有效地址为__A____。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D))

17. 在指令的地址字段中，直接指出操作数本身的寻址方式，称为___C___。 A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址 18. 下述I/O控制方式中，主要由程序实现的是___D___。

A. PPU(外围处理机)方式 B. 中断方式 C. DMA方式 D. 通道方式 19. 系统总线中地址线的功能是___C___。

A. 用于选择主存单元地址 B. 用于选择进行信息传输的设备

C. 用于选择外存地址 D. 用于指定主存和I/O设备接口电路的地址

20. 采用DMA方式传送数据时，每传送一个数据要占用__B____的时间。 A. 一个指令周期 B. 一个机器周期 C. 一个时钟周期 D. 一个存储周期二. 填空题（每空1分，共20分）

1. 数控机床是计算机在A.______方面的应用，邮局把信件自动分拣是在计算机B.______方面的应用。 2. 汉字的A.______、B.______、C.______是计算机用于汉字输入、内部处理、输出三种不同用途的编码。 3. 闪速存储器特别适合于A.______微型计算机系统，被誉为B.______而成为代替磁盘的一种理想工具。 4. 主存储器的性能指标主要是A.______、B.______、存储周期和存储器带宽。

5. 条件转移、无条件转移、转子程序、返主程序、中断返回指令都属于A.______类指令，这类指令在指令格式中所表示的地址不是B.______的地址，而是C.______的地址。

6. 从操作数的物理位置来说，可将指令归结为三种类型：存储器-存储器型，A.______，B.______。 7. 运算器的两个主要功能是：A.______，B.______。

8. PCI总线采用A.______仲裁方式，每一个PCI设备都有独立的总线请求和总线授权两条信号线与B.______相连。

9. 直接内存访问（DMA）方式中，DMA控制器从CPU完全接管对A.______的控制，数据交换不经过CPU,而直接在内存和B.______之间进行。答案：

1. A.自动控制 B.人工智能

2. A.输入编码（或输入码） B.内码（或机内码） C.字模码 3. A.便携式 B.固态盘 4. A.存储容量 B.存取时间

5. A.程序控制类 B.操作数 C.下一条指令 6. A.寄存器—寄存器型 B.寄存器—存储器型 7. A.算术运算 B.逻辑运算 8. A.集中式 B.中央仲裁器

9. A.总线 B.I/O设备（或输入输出设备）试卷二：

一．选择题（每空1分，共20分）

1．将有关数据加以分类、统计、分析，以取得有利用价值的信息，我们称其为___C___。 A. 数值计算 B. 辅助设计 C. 数据处理 D. 实时控制 2．目前的计算机，从原理上讲__C____。 A. 指令以二进制形式存放，数据以十进制形式存放 B. 指令以十进制形式存放，数据以二进制形式存放 C. 指令和数据都以二进制形式存放 D. 指令和数据都以十进制形式存放

3. 根据国标规定，每个汉字在计算机内占用___B___存储。 A.一个字节 B.二个字节 C.三个字节 D.四个字节 4. 下列数中最小的数为___A___。

A.（）2 B.（52）8 C.（2B）16 D.（44）10 5. 存储器是计算机系统的记忆设备，主要用于___D___。 A.存放程序 B.存放软件 C.存放微程序 D.存放程序和数据 6. 设X= —0.1011，则[X]补为___C___。

A.1.1011 B.1.0100 C.1.0101 D.1.1001 7. 下列数中最大的数是__B____。

A.（）2 B.（227）8 C.（96）16 D.（143）10

8. 计算机问世至今，新型机器不断推陈出新，不管怎样更新，依然保有“存储程序”的概念，最早提出这种概念的是__B____。

A.巴贝奇 B.冯. 诺依曼 C.帕斯卡 D.贝尔 9. 在CPU中，跟踪后继指令地指的寄存器是__B____。 A.指令寄存器 B.程序计数器 C.地址寄存器 D.状态条件寄存器 10. Pentium-3是一种__A____。

A.64位处理器 B.16位处理器 C.准16位处理器 D.32位处理器 11. 三种集中式总线控制中，__A____方式对电路故障最敏感。 A.链式查询 B.计数器定时查询 C.独立请求 12. 外存储器与内存储器相比，外存储器__B____。

A.速度快，容量大，成本高 B.速度慢，容量大，成本低 C.速度快，容量小，成本高 D.速度慢，容量大，成本高 13. 一个256K×8的存储器，其地址线和数据线总和为__C____。 A.16 B.18 C.26 D.20

14. 堆栈寻址方式中，设A为累加器，SP为堆栈指示器，MSP为SP指示的栈顶单元。如果进栈操作的动作顺序是（A）→MSP，(SP)-1→SP。那么出栈操作的动作顺序应为__B____。 A.(MSP)→A，(SP)+1→SP B.(SP)+1→SP，(MSP)→A C.(SP-1)→SP，(MSP)→A D.(MSP)→A，（SP）-1→SP 15. 当采用___A___对设备进行编址情况下，不需要专门的I/O指令组。 A.统一编址法 B.单独编址法 C.两者都是 D.两者都不是 16. 下面有关“中断”的叙述，__A____是不正确的。

D. 为了保证中断服务程序执行完毕以后，能正确返回到被中断的断点继续执行程序，必须进行现场保存操作 17.下面叙述中，__B____是正确的。

A.总线一定要和接口相连 B.接口一定要和总线相连 C.通道可以替代接口 D.总线始终由CPU控制和管理 18.在下述指令中，I为间接寻址，__C____指令包含的CPU周期数最多。 A.CLA B.ADD 30 C.STA I 31 D.JMP 21

19.设寄存器位数为8位，机器数采用补码形式（含一位符号位）。对应于十进制数-27，寄存器内为___C___。

A.27H B.9BH C.E5H D.5AH

20.某存储器芯片的存储容量为8K×12位，则它的地址线为_C___。 A.11 B.12 C.13 D.14 二. 填空题（每空1分，共20分）

5. 主存储器的性能指标主要是存储容量、A.______、B.______和C.______。

6. 由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。 7. 指令寻址的基本方式有两种，A.______方式和B.______方式。

8. 存储器和CPU连接时，要完成A.______的连接；B.______的连接和C.______的连接，方能正常工作。 9. 操作控制器的功能是根据指令操作码和A.______，产生各种操作控制信号，从而完成B.______和执行指令的控制。答案：

1. A.系统软件 B.应用软件 C.系统软件

2. A.4 B.7 3. A.210 B.230

4.A.精简指令系统计算机 B.复杂指令系统计算机 5.A.存取时间 B.存储周期 C.存储器带宽 6.A.字向 B.位向

7.A.顺序寻址方式 B.跳跃寻址方式 8.A.地址线 B.数据线 C.控制线 9.A.时序信号 B.取指令专科生期末试卷三

一. 选择题（每小题1分，共20分） 1. 完整的计算机系统应包括___D___。 A. 运算器、存储器、控制器 B. 外部设备和主机 C. 主机和实用程序

D. 配套的硬件设备和软件系统 2. 下列数中最小的数为__C____。 A. （）2 B. （52）8 C. （）BCD D. （233）16 3. 设X=－0.1011，则〔Ｘ〕补为___C___。 A. 1.1011 B. 1.0100 C. 1.0101 D. 1.1001

4. 机器数__BC____中,零的表示形式是唯一的。 A. 原码 B. 补码 C. 移码 D. 反码

5. 在计算机中，普遍采用的字符编码是___D___。 A. BCD码 B. 16进制 C. 格雷码 D. ASCⅡ码 6. 运算器的主要功能是进行___C___。 A. 逻辑运算 B. 算术运算 C. 逻辑运算和算术运算 D. 只作加法

7. 存储器是计算机系统中的记忆设备,它主要用来__C____。 A. 存放数据 B. 存放程序 C. 存放数据和程序 D. 存放微程序

8. 某计算机的字长16位,它的存储容量是64KB,若按字编址,那么它的寻址范围是 ___B___。

A. 64K B.32K C. 64KB D. 32KB

9. 用32位字长（其中1位符号位）表示定点小数时，所能表示的数值范围是__B____。 A. 0≤│N|≤1-2-32 B. 0≤│N|≤1-2-31 C. 0≤│N|≤1-2-30 D. 0≤│N|≤1-2-29 10. 用于对某个寄存器中操作数的寻址方式称为___C___寻址。 A. 直接 B. 间接

C. 寄存器直接 D. 寄存器间接 11. 程序控制类指令的功能是__D____。 A. 进行算术运算和逻辑运算 B. 进行主存和CPU之间的数据传送

C. 进行CPU和I/O设备之间的数据传送 D. 改变程序执行的顺序

12. 中央处理器（CPU）是指___C___。 A. 运算器 B. 控制器

C. 运算器、控制器和cache D. 运算器、控制器和主存储器

13. 计算机使用总线结构的主要优点是便于实现积木化，同时__C____。 A. 减少了信息传输量 B. 提高了信息传输的速度 C. 减少了信息传输线的条数

14. 在集中式总线仲裁中,__A____方式对电路故障最敏感。 A. 链式查询 B. 计数器定时查询 C. 独立请求

15. 在微型机系统中,外围设备通过__A____与主板的系统总线相连接。 A. 适配器 B. 设备控制器 C. 计数器 D. 寄存器

16. 3．5英寸软盘记录方式采用__C____。 A. 单面双密度 B. 双面双密度 C. 双面高密度 D. 双面单密度

17. 为了便于实现多级中断，保存现场信息最有效的方式是采用__B____。 A. 通用寄存器 B. 堆栈 C. 存储器 D. 外存

18. 周期挪用方式多用于___A___方式的输入输出中。 A. DMA B. 中断 C. 程序传送 D. 通道

19. MO型光盘和PC型光盘都是___C___型光盘。 A. 只读 B. 一次 C. 重写

20. 并行I/O标准接口SCSI中，一个主适配器可以连接__B____台具有SCSI接口的设备。 A. 6 B. 7～15 C. 8 D. 10 二. 填空题（每小题1分，共20分）

1. 存储A.______并按B.______顺序执行,这是冯?诺依曼型计算机的工作原理。

2. 计算机的A.______是计算机B.______结构的重要组成部分,也是计算机不同于一般电子设备的本质所在。 3. 一个定点数由A.______和B.______两部分组成。

4. CPU能直接访问A.______和B.______,但不能直接访问磁盘和光盘。

5. 指令格式是指令用A.______表示的结构形式,通常格式中由操作码字段和B.______字段组成。 6. 主存储器的性能指标主要是存储容量、存取时间、A.______和B.______。

7. RISC机器一定是A._______CPU,但后者不一定是RISC机器,奔腾机属于B.______机器。

8. 计算机系统中，根据应用条件和硬件资源不同，数据传输方式可采用：A.______传送、B.______传送和C.______传送。

9. 软磁盘和硬磁盘的A.______记录方式基本相同,但在B.______和C.______上存在较大差别。答案：

1. A.程序 B.地址 2. A.软件 B.系统 3. A.符号位 B.数值域 4. A.cache B.主存

5. A.二进制代码 B.地址码 6. A.存储周期 B.存储器带宽 7. A.流水 B.CISC 8. A.并行 B.串行 C.复用 9. A.存储原理 B.结构 C.性能专科生期末试卷四

一. 选择题（每小题1分，共20分）

1. 1946年研制成功的第一台电子数字计算机称为__B____，1949年研制成功的第一台程序内存的计算机称为______。

A．EDVAC ，MARKI B.ENIAC , EDSAC C.ENIAC , MARKI D.ENIAC , UNIVACI

2. 至今为止，计算机中的所有信息仍以二进制方式表示的理由是___C___。 A．节约元件 B.运算速度快 C.物理器件性能决定 D.信息处理方便 3. （2000）10化成十六进制数是___B___。

A．（7CD）16 B．（7D0）16 C．（7E0）16 D．（7F0）16 4. 下列数中最大的数是___B___。

A．（）2 B．（227）8 C。（96）16 D．（143）5 5. 运算器虽有许多部件组成，但核心部分是__B____。

A．数据总线 B．算术逻辑运算单元 C．多路开关 D．累加寄存器 6. 根据标准规定，每个汉字在计算机内占用__B____存储。 A．一个字节 B．二个字节 C．三个字节 D．四个字节 7. 存储单元是指__A____。

A．存放一个机器字的所有存储元 B．存放一个二进制信息位的存储元 C．存放一个字节的所有存储元的集合 D．存放两个字节的所有存储元的集合 8. 机器字长32位，其存储容量为4MB，若按字编址，它的寻址范围是___A___。 A． 1M B． 1MB C． 4M D． 4MB

9. 某一SRAM芯片，其容量为512×8位，考虑电源端和接地端，该芯片引出线的最小数目应为__D____。 A.23 B.25 C.50 D.19

10. 寄存器间接寻址方式中，操作数处在___D___。 A.通用寄存器 B.程序计数器 C.堆栈 D.主存单元 11. 描述汇编语言特性的概念中，有错误的句子是__C____。 A. 对程序员的训练要求来说，需要硬件知识 B. 汇编语言对机器的依赖性高

C. 用汇编语言编制程序的难度比高级语言小 D. 汇编语言编写的程序执行速度比高级语言快

12. 在CPU中跟踪指令后继地址的寄存器是___B___。

A.主存地址寄存器 B.程序计数器 C.指令寄存器 D.状态条件寄存器 13. 下面描述RISC机器基本概念中，正确的表述是__B____ A.RISC机器不一定是流水CPU B.RISC机器一定是流水CPU C.RISC机器有复杂的指令系统 D.其CPU配备很少的通用寄存器

14. 多总线结构的计算机系统，采用___A___方法，对提高系统的吞吐率最有效。 A.多端口存储器 B.提高主存速度 C.交叉编址多模块存储器 D.cache 15. 以下四种类型指令中，执行时间最长的是__C____。 A.RR型指令 B.RS型指令 C.SS型指令 D.程序控制指令 16. 信息只用一条传输线，且采用脉冲传送的方式称为__A____。 A.串行传送 B.并行传送 C.并串型传送 D.分时传送

17. 描述PCI总线中基本概念不正确的是___D___。 A. PCI总线是一个与处理器无关的高速外围总线 B. PCI总线的基本传输机制是猝发式传输 C. PCI设备不一定是主设备 D. 系统中只允许有一条PCI总线

18. 带有处理器的设备一般称为__A____设备。 A. 智能化 B. 交互式 C. 远程通信 D. 过程控制 19. 发生中断请求的可能条件是__BCD____。 A. 一条指令执行结束 B. 一次I/O操作开始 C. 机器内部发生故障 D. 一次DMA操作开始

20. 采用DMA方式传送数据时，每传送一个数据就要用一个___A___时间。 A. 指令周期 B. 机器周期 C. 存储周期 D. 总线周期二.填空题（每空1分，共20分）

1. 目前的CPU包括A.______、B.______和cache.

2. 汉字的A.______、B.______、C.______是计算机用于汉字输入、内部处理、输出三种不同用途的编码。 3. 存储器的技术指标有存储容量、存取时间、A.______和B.______。

4. 双端口存储器和多模块交叉存储器属于A.______存储器结构。前者采用B.______技术，后者采用C.______技术。

5. 堆栈是一种特殊的数据寻址方式，它采用A.______原理。按结构不同，分为B.______堆栈和C.______堆栈。

6. 多媒体CPU是带有A.______技术的处理器。它是一种B.______技术，特别适合于图像数据处理。 7. 按照总线仲裁电路的位置不同，可分为A.______仲裁和B.______仲裁。 8. DMA控制器访采用以下三种方法：A.______、B.______、C.______。答案：

1. A.控制器 B.运算器

2. A.输入编码 B. 内码 C.字模码 3. A.存储周期 B. 存储器带宽 4. A.并行 B.空间并行 C. 时间并行 5. A.先进后出 B.寄存器 C.存储器 6. A.MMX B.多媒体扩展结构 7. A.集中式 B.分布式

8. A.停止CPU访问 B.周期挪用 C. DMA和CPU交替访内专科生期末试卷五

一．选择题（每小题1分，共20分） 1. 对计算机的产生有重要影响的是__B____。 A．牛顿维纳图灵 B．莱布尼兹布尔图灵 C．巴贝奇维纳麦克斯韦 D．莱布尼兹布尔克雷

2. 定点16位字长的字，采用2的补码形式表示时，一个字所能表示的整数范围是__A____。 A．-215 ─215-1 B．-215-1─215-1 C．-215+1─215 D．-215─215 3. 下列数中最小的数是___A___。

A．（）2 B．（52）8 C．（2B）16 D．（44）10

4. 已知X<0且[X]原 = X0.X1X2…Xn，则[X]补可通过__C____求得。

A．各位求反，末位加1 B．求补 C．除X0外各位求反末位加1 D．[X]反-1 5. 运算器虽有许多部件组成，但核心部件是__B____。

A．数据总线 B．算术逻辑运算单元 C．多路开关 D．累加寄存器 6. EPROM是指___D___。

A．读写存储器 B．只读存储器

C．可编程的只读存储起器 D．光擦除可编程的只读存储器

7. 某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围是__C____。 A．0 ─ 4MB B．0 ─ 2MB C．0 ─ 2M D．0 ─ 1M 8. 双端口存储器所以能高速进行读写，是因为采用___B___。

A．高速芯片 B．两套相互独立的读写电路 C．流水技术 D．新型器件

9. 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常需采用__C____。 A．堆栈寻址方式 B．立即寻址方式 C．隐含寻址方式 D．间接寻址方式 10. 指令周期是指___C___。

A．CPU从主存取出一条指令的时间 B．CPU执行一条指令的时间 C．CPU从主存取出一条指令加上执行这条指令的时间 D．时钟周期时间 11. 同步控制是___C___。

A．只适用于CPU控制的方式 B．只适用于外围设备控制的方式 C．由统一时序信号控制的方式 D．所有指令控制时间都相同的方式 12. 从信息流的传送效率来看，__B____工作效率最低。

A．三总线系统 B．单总线系统 C．双总线系统 D．多总线系统 13. 一个256K×8的DRAM芯片，其地址线和数据线总和为 C A．16 B．18 C．26 D．30 14. 算术右移指令执行的操作是___B___。

A．符号位填0，并顺次右移1位，最低位移至进位标志位 B．符号位不变，并顺次右移1位，最低位移至进位标志位

C．进位标志位移至符号位，顺次右移1位，最低位移至进位标志位 D．符号位填1，并顺次右移1位，最低位移至进位标志位 15. 微程序控制器中，机器指令与微指令的关系是__A____。 A．每一条机器指令由一段微指令编成的微程序来解释执行 B．每一条机器指令由一条微指令来执行

C．一段机器指令组成的程序可由一条微指令来执行 D．一条微指令由若干条机器指令组成 16. 以下描述中基本概念不正确的是__B____。 A．PCI总线是层次总线

B．PCI总线采用异步时序协议和分布式仲裁策略 C．Futurebus+总线能支持64位地址

D．Futurebus+总线适合于高成本的较大规模计算机系统 17. 计算机的外围设备是指__D____。

A．输入/输出设备 B．外存储器 C．远程通信设备 D．除了CPU和内存以外的其它设备

18. CRT的颜色数为256色，则刷新存储器每个单元的字长是___C___。 A．256位 B．16位 C．8位 D．7位 19. 通道对CPU的请求形式是___B___。

A．自陷 B．中断 C．通道命令 D．跳转指令 20. 中断向量地址是__C____。

A．子程序入口地址 B．中断服务例行程序入口地址 C．中断服务例行程序入口地址的指示器 D．中断返回地址二．填空题（每空1分，共20分）

1. 按IEEE754标准，一个浮点数由A.______、B.______、C.______三个域组成。 2. 闪速存储器能提供高性能、低功耗、高可靠性以及A.______能力，因此作为B.______

用于便携式电脑中。

3. 寻址方式按操作数的物理位置不同，多使用A.______型和B.______型，前者比后者执行速度快。 4. 堆栈是一种特殊的A.______寻址方式，它采用B.______原理。按构造不同，分为寄存器堆栈和C.______堆栈。

5. 当今的CPU芯片除了包括定点运算器和控制器外，还包括A.______、B.______、运算器和C.______管理等部件。

6. 奔腾CPU中L2级cache的内容是A.______的子集，而B.______内容又是L2级cache的子集。 7. 为了解决多个A.______同时竞争总线B.______，必须具有C.______部件。

8. 并行I/O接口A.______和串行I/O接口B.______是两个目前最具权威性和发展前景的标准接口。答案：

1. A.符号位 B.阶码 C.尾数 2. A.瞬时启动 B.固态盘 3. A.RR B.RS

4. A.数据 B.先进后出 C.存储器 5. A.cache B.浮点 C.存储 6. A.主存 B.L1级cache

7. A.主设备 B.控制权 C.总线仲裁 8. A.SCSI B.IEEE1394 专科生期末试卷六

一．选择题（每小题1分，共20分）

1. 我国在___D___年研制成功了第一台电子数字计算机，第一台晶体管数字计算机于______年完成。 A. 1946，1958 B. 1950，1968 C. 1958，1961 D. 1959，1965

2. 目前大多数集成电路生产中，所采用的基本材料为___A___。 A. 单晶硅 B. 非晶硅 C. 锑化钼 D. 硫化镉 3. 下列数中最大的数是___A___。 A. （）2 B. （227）8

C. （98）16 D. （152）10

4. ___D___表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码

5. 用32位字长（其中1位符号位）表示定点小数时，所能表示的数值范围是___B___。 A. 0≤│N|≤1-2-32 B. 0≤│N|≤1-2-31 C. 0≤│N|≤1-2-30 D. 0≤│N|≤1-2-29 6. 定点运算器用来进行___B___。 A. 十进制数加法运算 B. 定点数运算

C. 浮点数运算 D. 即进行定点数运算也进行浮点数运算

7. 某SRAM芯片，其存储容量为64K×16位，该芯片的地址线和数据线数目为__D__。 A. 64，16 B. 16，64 C. 64，8 D. 16，16 8. 闪速存储器称为___B___。

A. 光盘 B. 固态盘 C. 硬盘 D. 软盘

9. 二地址指令中，操作数的物理位置不可能安排在__A____。 A. 栈顶和次栈顶 B. 两个主存单元 C. 一个主存和一个寄存器 D. 两个寄存器

10. 堆栈寻址方式中，设A为累加寄存器，SP为堆栈指示器，Msp为SP B

指示器的栈顶单元，如果操作的动作是：（A）→Msp，（SP）－1→SP，那么出栈操作的动作为：

A. （Msp）→A，（SP）+1→SP B. （SP）+1→SP，（Msp）→A C. （SP）－1→SP，（Msp）→A D. （Msp）→A，（SP）－1→SP 11. 中央处理器（CPU）是包含____C__。 A. 运算器 B. 控制器

C. 运算器. 控制器和cache D. 运算器、控制器和主存储器 12. 指令寄存器的作用是___B___。

A. 保存当前指令的地址 B. 保存当前正在执行的指令 C. 保存下一条指令 D. 保存上一条指令

13. 下面描述的RISC机器基本概念中正确的表达是__B____。 A. RISC机器不一定是流水CPU B. RISC机器一定是流水CPU C. RISC机器有复杂的指令系统 D. CPU配备很少的通用寄存器

14. 在__A____的微型计算机中，外设可以和主存储器单元统一编址，因此可以不使用I/O指令。 A. 单总线 B. 双总线 C. 三总线 D. 多总线

15. 描述当代流行总线结构中基本概念不正确的句子是__C____。 A. 当代流行总线结构是标准总线

B. 当代总线结构中，CPU和它私有的cache一起作为一个模块与总线相连 C. 系统中只允许有一个这样的模块

D. PCI总线体系中有三种桥，它们都是PCI 设备 16. 磁盘驱动器向盘片磁层记录时采用___B___方式写入。 A. 并行 B. 串行 C. 并—串行 D. 串—并行

17. 一台计算机对n个数据源进行分时采集，送入主存，然后分时处理。采集数据时最好方案是使用__D____。

A. 堆栈缓冲区 B. 一个指针的缓冲区 C. 两个指针的单缓冲区 D. n个指针的n个缓冲区

18. 为了便于实现多级中断，保存现场信息最有效的方法是采用___B___。 A. 通用寄存器 B. 堆栈 C. 存储器 D. 外存 19. 下述I/O控制方式中，_B____主要由程序实现。 A. PPU（外围处理机） B. 中断方式 C. DMA 方式 D. 通道方式

20. 在下述指令中，___C___指令包含的周期数最多。 A. RR型 B. RS型 C. SS型 D. 零地址指令二．填空题（每空1分，共20分）

1. 计算机软件一般分为两大类：一类叫A.______，另一类叫B.______。操作系统属于C.______类。 2. 一位十进制数，用BCD码表示需要A.______位二进制码，用ASCⅡ码表示需要B.______位二进制码。 3. 虚拟存储器指的是A.______层次，它给用户提供了一个比实际B.______空间大的多C.______空间。 4. 不同机器有不同的A.______，RISC指令系统是B.______指令系统的改进。

5. 流水CPU中的主要问题是A.______相关、B.______相关和C.______相关，为此需要采用相应的技术对策，才能保证流水畅通而不断流。

6. 总线同步定时协议中，事件出现在总线的时刻由A.______信号确定，总线周期的长度是B.______的。 7. 不同的CRT显示标准所支持的最大A.______和B.______数目是不同的。

8. 数组多路通道允许A.______个设备进行B.______型操作，数据传送单位是C.______。答案：

1. 系统软件应用软件系统软件 2. 4 7

3. 主存---外存主存虚拟地址 4. 指令系统 CISC 5. 资源数据控制 6. 总线时钟固定 7. 分辨率颜色

8. 1（单）传输数据块专科生期末试卷七

一．选择题（每小题1分，共20分） 1. 目前的计算机中，代码形式是__C____。 A．指令以二进制形式存放，数据以十进制形式存放 B．指令以十进制形式存放，数据以二进制形式存放 C．指令和数据都以二进制形式存放 D．指令和数据都以十进制形式存放 2. 完整的计算机系统应包括__D____。

A．运算器存储器控制器 B．外部设备和主机

C．主机和应用程序 D．配套的硬件设备和软件系统 3. 下列数中最大的是___B___。

A．（）2 B．（227）8 C．（96）16 D．（143）10

4. 设寄存器位数为8位，机器数采用补码形式（一位符号位），对应于十进制数-27，寄存器内为___C___。 A．（27）16 B．（9B）16 C．（E5）16 D．（5A）16 5. 计算机的存储器系统是指___D___。

A．RAM存储器 B．ROM存储器 C．主存储器 D．主存储器和外存储器 6. 算术/逻辑运算单元74181ALU可完成___C___。

A．16种算术运算功能 B．16种逻辑运算功能

C．16种算术运算功能和16种逻辑运算功能 D．4位乘法运算功能和除法运算功能 7. 某机字长32位，存储容量1MB，若按字编址，它的寻址范围是__C____。 A． 1MB B． 512KB C． 256K D． 256KB 8. 常用的虚拟存储系统由___A___两级存储器组成。

A．主存—辅存 B．快存—主存 C．快存—辅存 D．通用寄存器—主存 9. 变址寻址方式中，操作数的有效地址等于___C___。

A．基值寄存器内容加上形式地址 B．堆栈指示器内容加上形式地址 C．变址寄存器内容加上形式地址 D．程序计数器内容加上形式地址 10. 在虚拟存储器中，当程序正在执行时，由___D___完成地址映射。 A．程序员 B．编译器 C．装入程序 D．操作系统

11. 由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用__A____来规定。

A．主存中读取一个指令字的最短时间 B．主存中读取一个数据字的最长时间 C．主存中写入一个数据字的平均时间 D．主存中取一个数据字的平均时间 12. 异步控制常用于___A___作为其主要控制方式。

A．在单总线结构计算机中访问主存与外围设备时 B．微型机的CPU控制中 C．组合逻辑控制的CPU中 D．微程序控制器中 13. 描述流水CPU基本概念中，正确表述的句子是__D____。 A. 流水CPU是以空间并行性为原理构造的处理器 B. 流水CPU一定是RISC机器 C. 流水CPU一定是多媒体CPU

D. 流水CPU是一种非常经济而实用的时间并行技术

14. 多总线结构的计算机系统采用___A___方法，对提高系统的吞吐率最有效。 A．多端口存储器 B．提高主存的速度 C．交叉编址多模存储器 D．高速缓冲存储器 15. 描述PCI总线中基本概念正确的句子是___B___。 A. PCI总线是一个与处理器有关的高速外围总线 B. PCI总线的基本传输机制是猝发式传输 C. PCI设备不是主设备

D. 系统中只允许有一条PCI总线

16. 当采用___A___对设备进行编址情况下，不需要专门的I/O指令组。 A．统一编址法 B．单独编址法 C．两者都是 D．两者都不是

17. CRT的分辨率为1024×1024像素，像素颜色数为256，则刷新存储器的容量是___B___。 A．512KB B．1MB C．256KB D．2MB

18. 一张3.5英寸软盘的存储容量为____A__，每个扇区存储的固定数据是______。 A．1.44MB 512B B．1MB 1024B C．2MB 256B D．1.44MB 512KB 19. 下面叙述的概念中___B___是正确的。

A．总线一定要和接口相连 B．接口一定要和总线相连 C．通道可以代替接口 D．总线始终由CPU控制和管理

20. IEEE1394的高速特性适合于新型高速硬盘和多媒体数据传输，它的数据传输率可以是__ABC____。 A．100兆位/秒 B．200兆位/秒 C．400兆位/秒 D．300兆位/秒二．填空题（每空1分，共20分）

1. 2000年，超级计算机最高浮点运算速度达到每秒A.______次，我国的B.______号计算机的运算速度达到3840亿次，使我国成为C.______之后第三个拥有高速计算机的国家。

2. 存储A.______并按B.______顺序执行，这是冯?诺依曼型计算机的工作原理。

3. 移码表示法主要用于表示浮点数的A.______码，以利于比较两个B.______数的大小和进行C.______操作。

4. 广泛使用的A.______和B.______都是半导体随机读写存储器，它们共同的缺点是C.______。

5. 多个用户共享主存时，系统应提供A.______。通常采用的方法是B.______保护和C.______保护，并用硬件来实现。

6. 形成指令寻址的方式，称为指令寻址方式，有顺序寻址和A.______寻址两种，使用B.______来跟踪。 7. 多媒体CPU是带有A.______技术的处理器，它是一种多媒体扩展结构技术，特别适合于B.______处理。 8. 字节多路通道可允许多个设备进行A.______型操作，数据传送单位是B.______。答案：

1. A.1万亿 B.神威 C.美国、日本 2. A.程序 B.地址 3. A.阶码 B.指 C.对阶

4. A.SRAM B.DRAM C.断电后不能保存信息 5. A.存储保护 B.存储区域 C.访问方式 6. A.跳跃 B.程序计数器 7. A.MMX B.图像数据 8. A.传输 B.字节专科生期末试卷八

一．选择题（每题1分，共20分）

1. 我国在___D___ 年研制成功了第一台电子数字计算机，第一台晶体管数字计算机于______ 年完成。 A．1946 1958 B．1950 1968 C．1958 1961 D．1959 1965 2. Pentium微型计算机中乘除法部件位于__A____ 中。 A．CPU B．接口 C．控制器 D．专用芯片

3. 没有外存储器的计算机初始引导程序可以放在_B____ 。 A．RAM B．ROM C．RAM和ROM D．CPU 4. 下列数中最小的数是___A___ 。

A．（）2 B．（52）8 C．（2B）16 D．（44）10 5. 在机器数___BC___ 中，零的表示形式是唯一的。 A．原码 B．补码 C．移码 D．反码

6. 在定点二进制运算器中，减法运算一般通过___D___ 来实现。 A．原码运算的二进制减法器 B．补码运算的二进制减法器 C．补码运算的十进制加法器 D．补码运算的二进制加法器 7. 下列有关运算器的描述中___D___ 是正确的。 A．只作算术运算，不作逻辑运算 B．只作加法 C．能暂时存放运算结果 D．以上答案都不对

8. 某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目为___D___ 。 A．8，512 B．512，8 C．18，8 D。19，8 9. 相联存储器是按__C____ 进行寻址的存储器。 A．地址指定方式 B．堆栈存取方式

C．内容指定方式 D。地址指定与堆栈存取方式结合 10. 指令系统中采用不同寻址方式的目的主要是___B___ 。

A．实现存储程序和程序控制 B．缩短指令长度，扩大寻址空间，提高编程灵活性 C．可以直接访问外存 D．提供扩展操作码的可能并降低指令译码难度 11. 堆栈寻址方式中，设A为累加寄存器，SP为堆栈指示器，Msp为SP B

指示器的栈顶单元，如果操作的动作是：（A）→Msp，（SP）－1→SP，那么出栈操作的动作为： A．（Msp）→A，（SP）+1→SP B.（SP）+1→SP，（Msp）→A C．（SP）－1→SP，（Msp）→A D.（Msp）→A，（SP）－1→SP 12. 在CPU中跟踪指令后继地址的寄存器是__B____ 。

A．主存地址寄存器 B．程序计数器 C．指令寄存器 D．状态条件寄存器 13. 描述多媒体CPU基本概念中正确表述的句子是__A____ 。 A. 多媒体CPU是带有MMX技术的处理器 B．多媒体CPU是非流水线结构

C．MMX指令集是一种单指令流单数据流的串行处理指令 D．多媒体CPU一定是 CISC机器

14. 描述Futurebus+总线中基本概念正确的表述是___C___ 。 A. Futurebus+总线是一个高性能的同步总线标准 B. 基本上是一个同步数据定时协议

C. 它是一个与结构、处理器技术有关的开发标准 D. 数据线的规模不能动态可变

15. 在___A___ 的微型计算机系统中，外设可以和主存储器单元统一编址，因此可以不用I/O指令。 A．单总线 B．双总线 C．三总线 D．多总线 16. 用于笔记本电脑的大容量存储器是__CD____ 。 A．软磁盘 B．硬磁盘 C．固态盘 D．磁带 17. 具有自同步能力的记录方式___C___ 。 A．NRZ0 B．NRZ1 C．PM D．MFM 18. __A____不是发生中断请求的条件。

A．一条指令执行结束 B．一次I/O操作结束 C．机器内部发生故障 D．一次DMA操作结束

19. 采用DMA 方式传送数据时，每传送一个数据就要用一个__C____ 。

A．指令周期 B．数据周期 C．存储周期 D．总线周期

20. 并行I/O标准接口SCSI中，一块主适配器可以连接___B___ 台具有SCSI接口的设备。 A．6 B．7～15 C．8 D．10 二．填空题（每空1分，共20分）

1. 在计算机术语中，将A.______ 和B.______ 和在一起称为CPU，而将CPU和C.______ 合在一起称为主机。

2. 计算机软件一般分为两大类：一类叫A.______ ，另一类叫B.______ 。操作系统属于C.______ 类。 3. 主存储器容量通常以MB表示，其中M = A.______ , B =B.______；硬盘容量通常以GB表示，其中G =C. ______ 。

4. CPU能直接访问A.______ 和B.______ ，但不能直接访问磁盘和光盘。 5. 指令字长度有A.______ 、B.______ 、C.______ 三种形式。

6. 计算机系统中，根据应用条件和硬件资源不同，数据传输方式可采用A.______ 传送、B.______ 传送、C.______ 传送。

7. 通道是一个特殊功能的A.______ ，它有自己的B.______ 专门负责数据输入输出的传输控制。 8. 并行I/O接口A.______ 和串行I/O接口B.______ 是目前两个最具有权威性的标准接口技术。答案：

1. A.运算器 B.控制器 C.存储器 2. A.系统程序 B.应用程序 C.系统程序 3. A.220 B.8位(1个字节) C.230 4. A.cache B.主存

5. A.单字长 B.半字长 C.双字长 6. A.并行 B.串行 C.复用 7. A.处理器 B.指令和程序 8. A.SCSI B.IEEE1394 专科生期末试卷九

一．选择题（每小题1分，共20分）

1. 至今为止，计算机中的所有信息以二进制方式表示的理由是__C____。 A .节约元件 B. 运算速度快 C. 物理器件性能决定 D. 信息处理方便 2. 某寄存器中的值有时是地址，因此只有计算机的___C___才能识别它。 A. 译码器 B. 判别程序 C. 指令 D. 时序信号 3. 下列数中最大的数是___B___。 A. ()2 B. (227)8 C. (96)16 D. (143)10

4. 在定点运算器中，无论采用双符号位还是单符号位，必须有___C___，它一般用______来实现。 A. 译码电路，与非门 B. 编码电路，或非门 C. 溢出判断电路，异或门 D. 移位电路，与或非门

5. 按其数据流的传送过程和控制节拍来看，阵列乘法器可认为是__B____。 A. 全串行运算的乘法器 B. 全并行运算的乘法器 C. 串—并行运算的乘法器 D. 并—串行运算的乘法器 6. 以下描述中正确的是__AC____。

A. 浮点运算器可用阶码部件和尾数部件来实现。 B. 阶码部件可实现加，减，乘，除四种运算。 C. 阶码部件只进行阶码相加，相减和比较操作。 D. 尾数部件只进行乘法和除法运算。

7. 某计算机字长16位，它的存储容量是64MB,若按双字编址，那么它的寻址范围是__D____。 A. 4M B. 2M C. 64M D. 32M

8. 以下四种类型的半导体存储器中，若以传输同样多的字为比较条件，则读出数据传输率最高的是___C___。

A. DRAM B. SRAM C. 闪速存储器 D. EPROM

9. 二地址指令中，操作数的物理位置可安排在__BCD____。 A. 栈顶和次栈顶 B. 两个主存单元 C. 一个主存单元和一个存储器 D. 两个寄存器 10. 程序控制类指令的功能是__D____。

A. 进行算术运算和逻辑运算 B. 进行主存于CPU之间的数据传送 C. 进行CPU和I/O设备之间的数据传送 D. 改变程序执行的顺序 11. 广泛应用的Pentium III 是一种___D___。

A. 8位CPU B. 16位CPU C. 32位CPU D. 64位CPU 12. 同步控制是___C___。

A. 只适用于CPU控制的方式 B. 只适用于外围设备控制的方式 C. 由统一时序信号控制的方式 D. 所有指令执行时间都相同的方式 13. 请在以下叙述中选处两个正确描述的句子是__D____。 1 同一个CPU周期中，可以并行执行的微操作叫相容微操作。 2同一个CPU周期中，不可以并行执行的微操作叫相容微操作 3同一个CPU周期中，可以并行执行的微操作叫相斥微操作 4同一个CPU周期中，不可以并行执行的微操作叫相斥微操作 A. 1 3 B. 2 4 C. 2 3 D. 1 4

14. 从信息流的传送效率来看，___B___工作效率最低。

A. 三总线系统 B. 单总线系统 C. 双总线系统 D. 多总线系统 15. 三种集中式总线仲裁方式中，___C___方式速度最快。 A. 链式查询 B. 计数器定时查询 C. 独立查询 16. 描述PCI总线中基本概念不正确的句子是__C____。 A. HOST总线不仅连接主存，还可以连接多个CPU. B. PCI总线体系中有三种桥，它们都是PCI设备。

C. 以桥连接实现的PCI总线结构不允许多条总线并行工作。 D. 桥的作用可使有的存取都接CPU的需要出现在总线上。

17. 在微型机系统中，外围设备通过___A___与主板的系统总线相连接。 A. 适配器 B. 设备控制器 C. 计数器 D. 寄存器

18. 一张CD－ROM光盘的存储容量可达__B____MB,相当于______多张1.44MB的3.5英寸软盘。 A. 400, 600 B. 600, 400 C. 200, 400 D. 400, 200 19. 中断向量地址是___C___。

A. 子程序入口地址 B. 中断服务例行程序入口地址 C. 中断服务例行程序入口地址的指示器 D. 中断返回地址 20. 周期挪用方式常用于___A___方式的输入/输出中。 A. DMA B. 中断 C. 程序传送 D. 通道二．填空题（每空１分，共２０分）

１. 存储A.______并按B.______顺序执行，这是冯.诺依曼型计算机的工作原理。

２. 为了运算器的高速性，采用了A.______进位，B.______乘除法，C.______等并行技术措施。

３. 对存储器的要求是A.______，B.______，C.______，为了解决这三个方面的矛盾。计算机采用多级存储器体系结构。

４. 寻址方式按操作数的物理位置不同，多使用A.______型和B.______型，前者比后者执行速度快。５. 微程序设计技术是利用A.______方法设计B.______的一门技术。

６. 总线仲裁部件通过采用A.______策略或B.______策略，选择其中一个主设备作为总线的下一次C.______，接管总线控制权。

７. 中断处理需要有中断A.______。中断B.______产生，中断C.______等硬件支持。

８. RISC的中文含义是A.______，CISC的中文含义是B.______。答案：

1. A.程序 B.地址

2. A.先行 B.阵列 C.流水线 3. A.容量大 B.速度快 C.成本低 4. A.RR B.RS

5. A.软件 B.操作控制器 6. A.优先级 B.公平 C.主方

7. A.优先级仲裁 B.向量 C.控制逻辑

8. A.精简指令系统计算机 B.复杂指令系统计算机专科生期末试卷十

一．选择题（每小题1分，共20分）

1．冯.诺依曼机工作方式的基本特点是__B____。 A. 多指令流单数据流 B. 按地址访问并顺序执行指令 C. 堆栈操作 D. 存储器按内容选择地址

2. 某机字长32位。其中1位符号位，31位表示尾数。若用定点整数表示，则最大正整数为__A____。 A. +(231-1) B. +(230-1) C. +(231+1) D. +(230+1)

3. 假设下列字符码中有奇偶位校验，但没有数据错误，采用偶校验的字符码是___D___。 A. B. C. D.

4. 设[x]补 = 1.x1x2x3x4,当满足___A___时，x>-1/2成立。

A. x1必须为1,x2—x4至少有一个为1 B. x1必须为1，x2—x4任意 C. x1必须为0,x2—x4至少有一个为1 D. x1必须为0，x2—x4任意 5．在主存和CPU之间增加cache存储器的目的是__C____。 A. 增加内存容量 B. 提高内存的可靠性

C. 解决CPU与内存之间的速度匹配问题 D.增加内存容量，同时加快存取速度 6．采用虚拟存储器的主要目的是___B___。

A. 提高主存储器的存取速度 B. 扩大存储器空间，并能进行自动管理 C. 提高外存储器的存取速度 D. 扩大外存储器的存储空间 7．存储器是计算机系统的记忆设备，主要用于__D____。 A. 存放程序 B. 存放软件 C. 存放微程序 D. 存放程序和数据

8．在指令的地址字段中，直接指出操作数本身的寻址方式，称为___B___。 A. 隐含地址 B.立即寻址 C.寄存器寻址 D. 直接寻址

9．指令的寻址方式有顺序和跳跃两种方式，采用跳跃寻址方式，可以实现___D___。 A. 堆栈寻址 B. 程序的条件转移

C. 程序的无条件转移 D. 程序的条件转移成无条件转移

10．堆栈寻址方式中，没A为累加器，SP为堆栈指示器，Msp为SP指示的栈顶单元。如果进栈操作的动作顺序是(A)Msp,（SP）-1→SP,那么出栈操作应为___B___。 A. (Msp)→A,(SP)+1→SP B. (SP)+1→SP,(Msp)→A C. (SP)-1→SP,(Msp)→A D. (Msp)→A,(SP)-1→SP 11．Intel80486是32位微处理器，pentium是__D____位处理器。 A. 16 B. 32 C. 48 D. 64 12．指令周期是指___C___。 A. CPU从主存取出一条指令的时间。 B. CPU执行一条指令的时间

C. CPU从主存取出一条指令加上执行这条指令的时间 D. 时钟周期时间

13．指出下面描述汇编语言特性的句子中概念上有错误的句子__C____。 A. 对程序员的训练要求来说，需要硬件知识 B. 汇编语言对机器的依赖性高

C. 用汇编语言编制程序的难度比高级语言小 D. 汇编语言编写的程序执行速度比高级语言快 14. 总线中地址线的用处是___D___。

A. 选择主存单元地址 B. 选择进行信息传输的设备

C. 选择外存地址 D. 指定主存单元和I/O设备接口电路的选择地址 15．异步控制常用于___A___中，作为其主要控制方式。 A. 单总线结构计算机中访问主存与外围设备。 B. 微型机中的CPU控制 C. 组合逻辑控制的CPU D. 微程序控制器

16．在___A___的计算机系统中，外设可以和主存储器单元统一编址，因此可以不使用 I/O指令。

A. 单总线 B. 双总线 C. 三总线 D. 多总线

17．CD-ROM光盘是____B__型光盘，可用做计算机的______存储器和数字化多媒体设备。

A. 重写，内 B. 只读，外 C. 一次，外 D. 只读，内

18．CPU响应中断时，进入“中断周期”采用硬件方法保护并更新程序计数器PC内容而不是由软件完成，主要因为___A___。 A. 能进入中断处理程序并能正确返回原程序。 B. 节省内存。 C. 提高处理机速度。 D. 易于编制中断处理程序。

19．采用DMA方式传送数据时，每传送一个数据就要占用___C___。 A. 一个指令周期 B. 一个机器周期 C. 一个存储周期 D. 一个总线周期 20．CPU对通道的请求形式是___D___。 A. 自陷 B. 中断 C. 通道命令 D. I/O指令二．填空题（每空1分，共20分）

1．计算机硬件包括A.______，B.______，C.______，适配器，输入/输出设备。

2．按IEEE754标准，一个浮点数的阶码E的值等于指数的A.______加上一个固定的B.______。 3．相联存储器是按A.______访问的存储器，在cache中用来存放B.______，在虚拟存储器中用来存放C.______。

4．不同机器有不同的A.______。RISC指令系统是B.______指令系统的改进。

5．流水CPU中的主要问题是A.______相关，B.______相关和C.______相关；为此需要采用相应的技术对策，才能保证流水畅通而不断流。

6．PCI总线是当前流行的总线。它是一个高A.______且与B.______无关的标准总线。

7．外围设备大体分为输入设备，输出设备，A.______设备，B.______设备，C.______设备五大类。 8．中断处理过程可以嵌套进行，A.______的设备可以中断B.______的中断服务程序。答案：

1. A.运算器 B.存储器 C.控制器 2. A.真值 B.偏移量

3. A.内容 B.行地址表 C.段表、页表和快表 4. A.指令系统 B.CISC

5. A.资源 B.数据 C.控制 6. A.带宽 B.处理器

7. A.外存 B.数据通信 C.过程控制 8. A.优先级高 B.优先级低

1．设[x]补=x0.x 1x2…xn 。求证：[x]补=2 x 0+ x，其中

0 （1> X ≥0）

x 0=

1 （0> X >-1）

2．某机字长32位，定位表示，尾数31位，数符1位，问：

(1) 定点原码整数表示时，最大正数是多少？最小负数是多少？

(2) 定点原码小数表示时，最大正数是多少？最小负数是多少？

3．如图B17.1表示用快表（页表）的虚实地址转换条件，快表放在相联存贮器中，其容量为8个存贮单元，

问：

（1）CPU按虚地址1去访问主存时主存的实地址码是多少？（2）当CPU按虚地址2去访问主存时主存的实地址码是多少？（3）当CPU按虚地址3去访问主存时主存的实地址码是多少？

4．某机有8条微指令I1-I8，每条微指令所包含的微指令控制信号如表所示， a-j分别对应10种不同性

质的微命令信号，假设一条微指令的控制字段为8位，请安排微指令的控制字段格式。

5．CD-ROM光盘的外缘有5mm宽的范围因记录数据困难，一般不使用，故标准的播放时间为60分钟。计算

模式1和模式2情况下光盘存储容量是多少？

6．如图所示的系统中断机构是采用多级优先中断结构，设备A连接于最高优先级，设备B次之，设备C又次

之。要求CPU在执行完当前指令时转而对中断请求进行服务，现假设：TDC为查询链中每个设备的延迟时间，TA、TB、TC分别为设备A、B、C的服务程序所需的执行时间，TS、TR为保存现场和恢复现场所需时间。

试问：在此环境下，此系统在什么情况下达到中断饱和？即在确保请求服务的三个设备都不会丢失信息的条件下，允许出现中断的极限频率有多高？注意，“中断允许”机构在确认一个新中断之前，先要让即将被中断的程序的一条指令执行完毕。

7、已知 x = - 0.01111 ，y = +0.11001，求 [ x ]补，[ -x ]补，[ y ]补，[ -y ]补，x + y = ？，x – y = ？

8.某计算机字长16位，主存容量为64K字，采用单字长单地址指令，共有64条指令，试采用四种寻址方式（立即、直接、基值、相对）设计指令格式。

9假设某计算机的运算器框图如图所示，其中ALU为16位的加法器（高电平工作），SA 、SB为16位锁存器，4个通用寄存器由D触发器组成，O端输出，其读写控制如下表所示：读控制 R0 RA0 RA1 1 0 0 1 0 1 1 1 0 1 1 1 0 x x 选择 R0 R1 R2 R3 不读出写控制

W WA0 WA1 选择 1 0 0 R0 1 0 1 R1 1 1 0 R2 1 1 1 R3 0 x x 不写入要求：（1）设计微指令格式。

（2）画出ADD，SUB两条微指令程序流程图。

10.画出单机系统中采用的三种总线结构。

11集中式仲裁有几种方式？画出独立请求方式的逻辑图，说明其工作原理.

12刷存的主要性能指标是它的带宽。实际工作时显示适配器的几个功能部分要争用刷存的带宽。假定总带宽的50%用于刷新屏幕，保留50%带宽用于其他非刷新功能。

（1）若显示工作方式采用分辨率为1024×768，颜色深度为3B，帧频（刷新速率）为72HZ，计算总带宽。（2）为达到这样高的刷存带宽，应采取何种技术措施？

13已知某8位机的主存采用半导体存贮器，地址码为18位，若使用4K×4位RAM芯片组成该机所允许的最大主存空间，并选用模块条的形式，问：

（1）若每个模块为32K×8位，共需几个模块？（2）每个模块内共有多少片RAM芯片？

（3）主存共需多少RAM芯片？CPU如何选择各模块？

证明：当1 > x ≥0时，即x为正小数，则 1 > [ x ]补 = x ≥0 因为正数的补码等于正数本身，所以 1 > x 0. x 1 x 2…x n ≥0 ， X0 = 0

当1 > x > - 1时，即x为负小数，根据补码定义有： 2 > [x ]补 = 2 + x > 1 （mod2）即 2 > x 0. x 1 x 2…x n > 1 ，x n= 1 所以正数：符号位 x 0 = 0 负数：符号位 x 0 = 1

若 1 > x ≥0 ，x 0 = 0，则 [ x ]补 = 2 x 0 + x = x 若 - 1 < x < 0，x 0 = 1 ，则 [x ]补 = 2 x 0 + x = 2 + x 所以有 [ x ]补 = 2 x 0 + x ，其中 x 0 = 0 ， 1 > x ≥0 x 0 = 1， - 1 < x < 0 2. 解：（1）定点原码整数表示时，

最大正数值 = （231 – 1 ）10 最小负数值 = -（231 – 1 ）10

（2）定点原码小数表示时，最大正数值 =–（1 - 231 ）10

最小负数值 =–(1 - 231 ）10

解：

（1）用虚拟地址为1的页号15作为快表检索项，查得页号为15的页在主存中的起始地址为80000，故

将80000与虚拟地址中的页内地址码0324相加，求得主存实地址码为80324。

（2）（3）

主寸实地址码 = 96000 + 0128 = 96128

虚拟地址3的页号为48，当用48作检索项在快表中检索时，没有检索到页号为48的页面，此时操作系统暂停用户作业程序的执行，转去执行查页表程序。如该页面在主存中，则将该页号及该页在主存中的起始地址写入主存；如该页面不存在，则操作系统要将该页面从外存调入主存，然后将页号及其在主存中的起始地址写入快表。

解：为了压缩指令字的长度，必须设法把一个微指令周期中的互斥性微命令信号组合在一个小组中，进行分组译码。

经分析，（e ,f ,h）和（b, i, j）可分别组成两个小组或两个字段，然后进行译码，可得六个微命令信号，

剩下的a, c, d, g 四个微命令信号可进行直接控制，其整个控制字段组成如下：

01c 01b 直接控制 10f 10i a c d g 11g 11j × × × × ×× ×× 4位 2位 2位

5. 解：扇区总数 = 60 × 60 × 75 = （扇区）

模式1存放计算机程序和数据，其存储容量为：

× 2048 / 1024 / 1024 = 527MB 模式2存放声音、图象等多媒体数据，其存储容量为：

× 2336 / 1024 / 1024 = 601MB 6. 解：

：假设主存工作周期为TM，执行一条指令的时间也设为TM 。则中断处理过程和各时间段如图B17.3所示。当三个设备同时发出中断请求时，依次处理设备A、B、C的时间如下： tA = 2TM + TDC + TS + TA + TR

tB = 2TM + TDC + TS + TA + TR

tC = 2TM + TDC + TS + TA + TB

达到中断饱和的时间为： T = tA + tB + tC 中断极限频率为：f = 1 / T

7解：[ x ]原 = 1.01111 [ x ]补 = 1.10001 所以：[ -x ]补 = 0.01111 [ y ]原 = 0.11001 [ y ]补 = 0.11001 所以：[ -y ]补 = 1.00111 [ x ]补 11.10001 [ x ]补 11.10001 + [ y ]补 00.11001 + [ -y ]补 11.00111 [ x + y ]补 00.01010 [ x - y ]补 10.11000 所以： x + y = +0.01010 因为符号位相异，结果发生溢出

8解：64条指令需占用操作码字段（OP）6位，这样指令余下长度为10位。为了覆盖主存64K字的地址空间，设寻址模式（X）2位，形式地址（D）8位，其指令格式如下： 15 10 9 8 7 0 OP X D 寻址模式定义如下：（7分）

X= 0 0 直接寻址有效地址 E=D（256单元） X= 0 1 间接寻址有效地址 E= (D）（64K） X= 1 0 变址寻址有效地址 E= (R)＋D （64K） X= 1 1 相对寻址有效地址 E=（PC）＋D （64K）其中R为变址寄存器（16位），PC为程序计数器（16位） 9 解：

各字段意义如下：F1—读RO—R3的选择控制。 F2—写RO—R3的选择控制。 F3—打入SA的控制信号。 F4—打入SB的控制信号。

F5—打开非反向三态门的控制信号LDALU。

F6—打开反向三态门的控制信号LDALU ，并使加法器最低位加1。 F7－锁存器SB清零RESET信号。

F8－一段微程序结束，转入取机器指令的控制信号。 R— 寄存器读命令

W—寄存器写命令（2）ADD、SUB两条指令的微程序流程图见图B2.3所示。

10 三种系统总线结构如图B2.4：

图B2.3

11解：有三种方式：链式查询方式、计数器定时查询方式、独立请求方式。独立请求方式结构图如图B5.4：

图B5.4

12解：（1）因为刷新所需带宽 = 分辨率 × 每个像素点颜色深度 × 刷新速度

所以 1024 × 768 × 3B × 72 / S = KB / S = 162MB / S

（2）为达到这样高的刷存带宽，可采用如下技术措施： 1．使用高速的DRAM芯片组成刷存。 2．刷存采用多体交错结构。

3．刷存内显示控制器的内部总线宽度由32位提高到64位，甚至到128位。 4．刷存采用双端口存储器结构，将刷新端口与更新端口分开。

计算机组成原理复习题

一、选择题：

1.双字节一般指（C ）二进制数。 A．1位 B．32位 C．16位

D．8位

2.在主机中，能对指令进行译码的器件是（D ）。 A．存储器 B．ALU C．运算器 D．控制器 3.若一个数的编码是，它的真值是-127，则该编码是（D ）。 A．原码 B．移码 C．补码 D．反码 4.在I/O控制方式中，主要由程序实现的是（C ）。 A．PPU方式 B．DMA方式 C．中断方式 D．通道方式 5.在浮点数的表示范围中，（B ）在机器数中不出现，是隐含的。 A．阶码 B．基数 C．尾数 D．符号 6.指令系统采用不同的寻址方式的主要目的是（ D ）。 A．提高访问速度 B．简化指令译码电路 C．增加内存容量 D．扩大寻址范围 7.若标志寄存器Z=1 ，表明（C ） A．运算结果为负 B．运算结果为1 C．运算结果为0 D．运算结果为正 8.寄存器间接寻址方式中，操作数在（B ）中。 A．寄存器 B．存储器 C．堆栈 D．CPU 9．DMA接口（B ）。

A．可以用于主存与主存之间的数据交换 B．内有中断机制 C．内有中断机制，可以处理异常情况 D．内无中断机制 10.计算机主频的周期是指（A ） A．时钟周期 B．指令周期 C．工作周期 D．存取周期 11.运算器是由多种部件组成的，其核心部件是（D ）。 A．数据寄存器 B．累加器 C．多数转换器 D. 算术逻辑运算单元 12.使CPU与I/O设备完全并行工作方式是（C ）方式。 A．程序直接传送 B．中断 C．通道 D．程序查询 13.某计算机字长32位，存储容量为64KB，若按照字节编址，它的寻址范围是（B ） A．8K B．16K C．32K D． 4K

14．目前我们所说的个人台式商用机属于( D )。

A．巨型机 B．中型机 C．小型机 D．微型机 15．冯·诺依曼机工作方式的基本特点是( B )。

A．多指令流单数据流 B．按地址访问并顺序执行指令 C．堆栈操作 D．存储器按内容选择地址 16．CPU的组成中不包含( A )。

A．存储器 B．寄存器 C．控制器 D．运算器 17．在定点二进制运算器中，减法运算一般通过( D )来实现。 A．原码运算的二进制减法器 B．补码运算的二进制减法器 C．补码运算的十进制加法器 D．补码运算的二进制加法器

18．某RAM芯片，其存储容器为1024K×16位，该芯片的地址线和数据线数目分别为( A )。 A． 20， 16 B．20，4 C． 1024，4 D．1024，16 19．在计算机系统中，记录系统运行状态的部件是( D )。

A．程序计数器 B．指令寄存器 C．中断寄存器 D．程序状态字 20．在主存和CPU之间增加Cache的目的是( C )。

A．增加内存容量 B．提高内存的可靠性

C．解决CPU与内存之间的速度匹配问题 D．增加内存容量，同时加快存取速度 21．计算机的存储器采用分级方式是为了( B )。

A．减少主机箱的体积 B．解决容量、价格、速度三者之间的矛盾

C．为方便保存大量数据 D．操作起来更方便

22．微型机系统中，主机和高速硬盘进行数据交换一般采用( B )方式。 A．程序中断控制 B．直接存储器访问(DMA)

C．程序直接控制 D．通道控制

23.关于“同步控制”方式的描述正确的是（ D ）。

A.只适用于CPU内部的控制 B.只适用于外围设备的控制 C.所有指令执行的时间相同 D.由统一时序信号控制的方式

24.某计算机指令平均运算时间是10ns （1ns =10-9

s），则该机的平均运算速度是（ C ）。 A. 1MPIS B.10MPIS C.100MPIS D.1000MPIS 25．CPU响应中断的时间是( C )。

A．中断源提出请求 B．取指周期结束 C．执行周期结束 D．间址周期结束 26.在浮点数表示中，其阶码常采用哪种编码表示（ D ）。

A.原码 B.反码 C.补码 D.移码

27.用8位字长的补码（其中1位符号位）表示定点小数N，能表示的数值范围是（C ）

A.0≤|N|≤1-2-7 B.-1≤|N|≤1-2-8 C.-1≤|N|≤1-2-7 D.-(1-2-7 )≤|N|≤1-2-7

28.以下哪个描述是错误的（ A ）

A.中断的响应可以发生在一条指令执行完毕后，也可以发生在指令执行过程中 B.DMA方式在数据传输过程中接管了CPU的总线控制权 C.中断的响应次序和其处理次序可以不一致

D.程序查询的输入输出控制方式不支持多个设备并行工作

29.在I/O的控制方式中，程序查询方式、中断方式和DMA方式的优先级从低到高的排列次序是（A.程序查询方式、DMA方式、中断方式 B.程序查询方式、中断方式、DMA方式 C.DMA方式、中断方式、程序查询方式 D.中断方式、程序查询方式、DMA方式

30．直接寻址的无条件转移指令功能是将指令中的地址码送入( A )。 A．PC B．地址寄存器 C．累加器 D．ALU

31．三种集中式总线控制中，( A )方式对电路故障最敏感。 A．链式查询 B．计数器定时查询 C．独立请求 D．以上都不对 32. 指令周期是指( C )。

A．CPU从主存取出一条指令的时间 B．CPU执行一条指令的时间 C．CPU从主存取出一条指令加上执行这条指令的时间 D．时钟周期时间

33．计算机中表示地址时，采用( D ) 。

A．原码； B．补码； C．反码； D．无符号数。 34. 计算机的存储系统是指（ D ）

A． RAM B． ROM C．主存储器 D． cache，主存储器和外存储器 35.若RAM芯片的容量是2M*8位，则该芯片引脚中地址线和数据线的数据之和是（ B ） A． 21 B． 29 C． 18 D．不可估计 36．以下叙述( A )是错误的。

A．一个更高级的中断请求一定可以中断另一个中断处理程序的执行；B．DMA中有中断机制。 C．DMA的数据传送不需CPU控制； D．DMA和CPU必须分时使用总线； 37.如果X 为负数，由[X]补求[-X]补是将（ B ）。

A.[X]补各值保持不变 B. [X]补连同符号位一起各位变反，未位加1

C.[X]补除符号位外，各位变反，未位加1 D. [X]补符号位变反，其它各位不变 38.在按字节编址的存储器中，每个编址单元中存放（ B ） A.1位 B.8位 C.16位 D.32位

39．( A )码是美国信息交换标准代码。

A. ASCⅡ B. CRC C. BCD ABC

B ）。 D. 40．将十进制数转换成十六进制数：（30）10=( B )16

A. 20 B. 1E C. 2E D. 30

41.主设备是：( C )。

A．发送数据的模块 B．接收数据的模块 C．控制总线使用权的模块 D．发出总线请求的模块 42.在取指周期中，是按照（ D ）的内容访问主存，以读取指令。 A.指令寄存器IR B.程序状态寄存器PS C.存储器数据寄存器MDR D.程序计数器PC 43．操作数的来源，去向可以是 ( D )。

A．CPU内部的通用寄存器 B.外围设备中的一个寄存器 C. 内存储单元中的一个存储单元 D.以上都对

44．直接、间接、立即三种寻址方式指令的执行速度，由快至慢的排序是( C )。 A．直接、立即、间接 B．直接、间接、立即 C．立即、直接、间接 D．立即、间接、直接 45．存放下一条欲执行指令的地址的寄存器是( B )。2 A．MAR B．PC C．MDR D．IR

二、填空题：

1.数值连同符号在计算机中的编码表示称之为该数据的（机器数），其原来的数值称为（真值）。 2.机器字长为32位，存储容量为1MB，若按字编址访问，其地址线需要（ 18）条。

－7

3．8位二进制定点小数补码所能表示的十进制数范围是（－1）至（1－2），前者的二进制补码表示为（1.），后者的二进制补码表示为（0.）。

4．CPU中，保存当前正在执行的指令的寄存器为（指令寄存器IR），保存下一条指令地址的寄存器为（程序计数器PC），保存CPU访存地址的寄存器为（地址寄存器AR）。

5．采用双符号位的方法进行溢出检测时，若运算结果中两个符号位（不相同），则表明发生了溢出；若结果的符号位位（01），表示发生正溢出；若为（10），表示发生负溢出。 6．一条指令通常分为（操作码）和（地址码）两部分。

7．定点运算器主要完成对（纯小数）数据与（纯整数）数据的算术和逻辑运算。 8.设字长8 位（含1 位符号位），真值X=-1011，则[X]原=（1，）。

9.在CPU 的状态寄存器中，常设置以下状态位：（零）标志位（ Z），（负）标志位（ N），（溢出）标志位(V) 和（辅助进位）标志位(C)。

10．CPU响应中断时要保护现场，包括对（断点）和（通用寄存器和状态寄存器）的保护，前者通过（中断隐指令）实现，后者可通过（中断服务程序）实现。 11．运算器的技术指标一般用（主频）和（字长）表示。

12．高速缓存是设在（CPU）和（主存）之间的一种存储器，主要是为了解决两者之间的（速度）不匹配。 13．计算机软件可以分为（系统）软件和应用软件。财务软件属于（应用）软件，杀毒软件属于（系统）软件。 1

14．在计算机术语中，将运算器、控制器合在一起，称为（中央处理器），而将（CPU）和存储器合在一起，成为（主机）。

15．磁表面存储器主要技术指标有（存储密度），（存储容量），平均存取时间，数据传输率。

16.总线按照使用的范围可分为三类：（片内）总线是指芯片内部的总线，一般是单总线结构。系统总线是指计算机（各部件）之间的信息传输线，一般是三总线结构：地址总线、数据总线、（控制）总线。（通信）总线是指计算机系统之间或与其它系统之间的信息传输线。

17.在CPU与主存之间插入高速缓存，系统的运行速度不仅没有降低，反而大大提高，主要原因是（程序访问的局部性原理）。

18.CPU与主存、高速缓存之间进行数据交换的单位是（字），主存与高速缓存之间进行数据交换的单位是（块）。

19.一次中断处理过程可简单地归纳为中断请求、中断判优、（中断响应）、（中断服务）、中断返回5个阶段。

20.I/O端口是接口中的一些（寄存器），可分别存放数据信息、地址信息、（控制信息），相应的端口分别称为数据端口、地址端口、（控制端口）。

三、解释常用英文代号的中文意思

1.PC 2.IR 3.ALU 4.MAR 5.MDR 6.MIPS 7.CU 8.CPU 9.SRAM 10.DRAM 11.CACHE 12.DMA 13.RISC 14.CISC 15.OP 16.PSW 17.INTR 18.SP 19.PUSH 20.POP 21.DACK 22.DREQ 23.INTA 24.BUS 25.Flash MEMORY 26.CD-ROM 27.EEPROM

答：1 程序计数器 2 指令寄存器 3算术逻辑单元 4 存储器地址寄存器 5存储器数据寄存器 6 每秒百万条指令 7 控制单元 8中央处理器 9 静态随机存储器 10 动态随机存储器

11 高速缓冲存储器 12 直接存储器访问 13 精简指令系统计算机 14 复杂指令系统计算机 15 操作码 16 程序状态字 17 中断请求 18堆栈指针 19 入栈操作 20 出栈操作 21 DMA应答 22 DMA请求 23 中断应答 24 总线 25 闪存 26 只读光盘 27 电可擦除只读存储器

四、简答题

1.冯诺依曼思想包含那些要点？

答：（1）用二进制代码表示程序和数据；（2）计算机采用存储程序的工作方式；

（3）计算机硬件由存储器.运算器.控制器.输入设备和输出设备组成。

2.为什么要设置I/O接口？

答：（1）设备寻址，实现不同设备的选择。（2）数据缓冲，实现主机与外设的速度匹配。（3）数据的串-并格式转换（4）数据的电平转换

（5）传送来自CPU的控制命令（6）接收来自设备的状态信息。

3. 指令和数据都存于存储器中，计算机如何区分它们？答：计算机区分指令和数据有以下2种方法：

（1）通过不同的时间段来区分指令和数据，即在取指令阶段（或取指微程序）取出的为指令，在执行指令阶段（或相应微程序）取出的即为数据。

（2）通过地址来源区分，由PC提供存储单元地址的取出的是指令，由指令地址码部分提供存储单元地址的取出的是操作数。

4．比较机器字长、存储字长、指令字长。

答：机器字长—CPU进行一次处理时的数据位数；指令字长——一条指令的二进制代码位数；存储字长——一个存储单元所存二进制代码的位数；

5. 试比较SRAM和DRAM。答：P87-P88

6. 试比较同步通信和异步通信。

答：同步通信：指由统一时钟控制的通信，控制方式简单，灵活性差，当系统中各部件工作速度差异较大时，总线工作效率明显下降。适合于速度差别不大的场合。

异步通信：指没有统一时钟控制的通信，部件间采用应答方式进行联系，控制方式较同步复杂，灵活性高，当系统中各部件工作速度差异较大时，有利于提高总线工作效率。

7.试从5个方面比较程序中断与DMA方式的区别。答：P210

8．试解释计算机硬件系统中五大部分在计算机中的功能。

答：P9

9．什么叫中断？什么叫DMA？它们各应用在什么场合？

答：P194;P202

10．试解释立即寻址、直接寻址和寄存器寻址的区别。

答：P311;P313

11．试解释指令寻址和数据寻址的区别。

答：P310

12. I/O有哪些编址方式？各有何特点？答：常用的I/O编址方式有两种： I/O与内存统一编址和I/O独立编址；

特点：I/O与内存统一编址方式的I/O地址采用与主存单元地址完全一样的格式，I/O设备和主存占用同一个地址空间，CPU可像访问主存一样访问I/O设备，不需要安排专门的I/O指令。

I/O独立编址方式时机器为I/O设备专门安排一套完全不同于主存地址格式的地址编码，此时I/O地址与主存地址是两个独立的空间，CPU需要通过专门的I/O指令来访问I/O地址空间。

13. 什么是“程序访问的局部性”？存储系统中哪一级采用了程序访问的局部性原理？

答：程序运行的局部性原理指：在一小段时间内，最近被访问过的程序和数据很可能再次被访问；在空间上，这些被访问的程序和数据往往集中在一小片存储区；在访问顺序上，指令顺序执行比转移执行的可能性大 (大约 5:1 )。存储系统中Cache—主存层次采用了程序访问的局部性原理。

14.说明中断向量地址和入口地址的区别和联系。

答：中断向量地址和入口地址的区别：

向量地址是硬件电路（向量编码器）产生的中断源的内存地址编号，中断入口地址是中断服务程序首址。中断向量地址和入口地址的联系：

中断向量地址可理解为中断服务程序入口地址指示器（入口地址的地址），通过它访存可获得中断服务程序入口地址。

15.在计算机中为什么要采用二进制？

答：（1）二进制在物理上容易实现。（2）二进制运算规则比较简单。

16.总线的带宽和总线宽度有什么区别？答：P46.

17.Cache与主存之间的地址映射方式有几种？各有什么特点？答：P117-119.

18.在中断过程中，保护现场有什么含义？答：P200.

五、计算分析题

1. 什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？解：存储器的带宽指单位时间内从存储器进出信息的最大数量。存储器带宽= 1/200ns X 32位= 160M位/秒= 20MB/S

2. 某计算机的I/O设备采用异步串行传送方式传送字符信息。字符信息的格式为一位起始位、七位数据位、一位校验位和一位停止位。若要求每秒钟传送480个字符，那么该设备的波特率为多少？比特率是多少？解：480×10=4800位/秒=4800波特；480×7=3360位/秒=3360比特

3．用变形补码计算，并使用变形补码来判断结果是否溢出？若溢出是何种溢出。

(1) 已知X=00.，Y=00.，计算[X＋Y]补 (2) 已知X=11.，Y=11.，计算[X-Y]补

解：（1）[X＋Y]补=[X]补+[Y]补=00.+00.=00.,无溢出。（2）[X-Y]补=[X]补+[-Y]补=11.+00.=00., 无溢出。

4. 设浮点数格式为：阶码5位（含1位阶符），尾数11位（含1位数符）。写出51/128、-27/1024所对应的机器数。要求如下：（1）阶码和尾数均为原码。（2）阶码和尾数均为补码。

（3）阶码为移码，尾数为补码。解：据题意画出该浮点数的格式：阶符1位阶码4位数符1位尾数10位 -1 将十进制数转换为二进制：x1= 51/128= 0.B= 2 * 0.110 011B -5

x2= -27/1024= -0.B = 2*(-0.11011B）

则以上各数的浮点规格化数为：

（1）[x1]浮=1，0001；0.110 011 000 0 [x2]浮=1，0101；1.110 110 000 0 （2）[x1]浮=1，1111；0.110 011 000 0 [x2]浮=1，1011；1.001 010 000 0 （3）[x1]浮=0，1111；0.110 011 000 0 [x2]浮=0，1011；1.001 010 000 0

5. 设机器数字长为8位（含1位符号位），用补码运算规则计算下列各题，判断是否溢出。（1）A=9/64， B=-13/32，求A+B。（2）A=19/32，B=-17/128，求A-B。（3）A=-3/16，B=9/32，求A+B。（4）A=-87，B=53，求A-B。

解：（1）A=9/64= 0.001 0010B, B= -13/32= -0.011 0100B [A]补=0.001 0010, [B]补=1.100 1100

[A+B]补= 0. + 1. = 1. OV=

sAsBsf?sAsBsf=0，无溢出

A+B= -0.010 0010B = -17/64

（2）A=19/32= 0.100 1100B, B= -17/128= -0.001 0001B

[A]补=0.100 1100, [B]补=1.110 1111 , [-B]补=0.001 0001

[A-B]补= 0. + 0.= 0. OV=

sAs?Bsf?sAs?Bsf=0，无溢出

A-B= 0.101 1101B = 93/128B

（3）A= -3/16= -0.001 1000B, B=9/32= 0.010 0100B [A]补=1.110 1000, [B]补= 0.010 0100

[A+B]补= 1. + 0. = 0.

OV=

sAsBsf?sAsBsf=0，无溢出

A+B= 0.000 1100B = 3/32

（4） A= -87= -101 0111B, B=53=110 101B

[A]补=1 010 1001, [B]补=0 011 0101, [-B]补=1 100 1011

[A-B]补= 1， + 1， = 0， OV=

sAs?Bsf?sAs?Bsf=1 ，有溢出

6.（1）CPU执行一段程序时，cache完成存取的次数为2420次，主存完成存取的次数为80次，已知cache存储周期为40ns，主存存储周期为240ns，求cache/主存系统的平均访问时间？

（2）已知cache存储周期是40ns，主存存储周期是200ns，cache/主存系统平均访问时间为50ns，求cache的命中率是多少？

解：（1）命中率h＝2420/(2420+80)=96.8%

平均存取时间=h·tc+(1-h)tM=96.8%*40+(1-96.8%)*240=46.4ns (2)50=40*h+(1-h)*240 h=95%

7. 假设某设备向CPU传送信息的最高频率是40K次/秒，而相应的中断处理程序其执行时间为40ms，试问该外设是否可用程序中断方式与主机交换信息，为什么？

解：该设备向CPU传送信息的时间间隔=1/40K=0.025×103=25ms <40ms 则：该外设不能用程序中断方式与主机交换信息，因为其中断处理程序的执行速度比该外设的交换速度慢。

8.有一个cache的容量为2K字，每块为16字，问：（1）该cache可容纳多少个块？

（2）如果主存的容量是256K字，则有多少个块？（3）主存的地址有多少位？cache的地址有多少位？

（4）在直接映射方式下，主存中的第i块映射到cache中哪一个块？解：(1) cache中有2048/16=128个块。

(2) 主存有256K/16=214＝16384个块。

(3)主存容量为256K＝2字，所以主存的地址有18位。

cache容量为2K=2字，所以cache字地址为11位。

(4) 主存中的第i块映像到cache中第 i mod 128个块中。

9.某机字长8位，试用如下所给芯片设计一个存储器，容量为10KB，其中RAM为高地址8KB，ROM为低地址2KB，最低地址为0（RAM芯片类型有：4K*8位，ROM芯片有：2K*4位）。（1）地址线.数据线各为多少根。

（2）RAM和ROM的地址范围分别为多少？（3）每种芯片各需要多少片。

（4）画出存储器结构图及与CPU连接的示意图。

10．用1K×4位/片的SRAM芯片构成一个4K×8位的存储器，地址总线A15～A0（低），双向数据总线D7～D0，读写控制信号R/W，CS为片选输入端。。请画出芯片级逻辑框图，注明各种信号线，写出各片选信号逻辑式。

解：（1）计算芯片数

扩展位数：用两片1K×4位的存储芯片扩展容量至1K×8位；扩展单元数：用4组1K×8位将容量扩展至4K×8位；故共需 2×4 = 8 片 1K×4位的存储芯片。（2）地址分配

因为：2=4K，所以存储器需要12位地址； 2=1K，所以芯片需要10位地址。

片选逻辑：

芯片容量 1K 1K 1K 1K 逻辑框图

芯片地址 A9～A0 A9～A0 A9～A0 A9～A0 片选信号 CS0 CS1 CS2 CS3 片选逻辑 A11A10 A11A10 A11A10 A11A10

11.某16位字长机器的指令结构如下所示，试分析指令格式及寻址方式特点。 15 10 9 5 4 0 OP 目标寄存器源寄存器解：指令格式及寻址方式特点如下：（1）二地址指令。

（2）操作码OP可指定26=64条指令。

（3）源和目标都是通用寄存器（可分别指定32个寄存器），所以是RR型指令，两个操作数均在寄存器中（4）这种指令格式常用于算术逻辑类指令。

12. 现有A、B、C、D四个中断源，其优先级由高向低按A、B、C、D顺序排列。若中断服务程序的执行时

间为20μs，请根据下图所示时间轴给出的中断源请求中断的时刻，画出CPU执行程序的轨迹。解：A、B、C、D的响优先级即处理优先级。CPU执行程序的轨迹图如下：

程序D服务A服务B服务C服务B服务C服务0 10 20 30 40 50 60 70 80 90 100 110 120 130 140 t/usB与C请求D请求B服务D服务A服务B服务B请求A请求

13. 某机有五个中断源L0、L1、L2、 L3、L4，按中断响应的优先次序由高向低排序为L0?

L1?L2?L3?L4，根据下示格式，现要求中断处理次序改为L1?L4?L2?L0?L3，根据下面的格式，写出各中断源的屏蔽字。

解：各中断源屏蔽状态见下表：中断源屏蔽字 0 1 2 3 4 I0 1 0 0 1 0 I1 1 1 1 1 1 I2 1 0 1 1 0 I3 0 0 0 1 0 I4 1 0 1 1 1 表中：设屏蔽位=1，表示屏蔽；屏蔽位=0，表示中断开放。

计算机组成原理复习题

一、选择题

（

）1、在下列四句话中，最能准确反映计算机主要功能的是下面哪项。

A．计算机可以存储大量信息 B．计算机能代替人的脑力劳动 C．计算机是一种信息处理机 D．计算机可实现高速运算（

）2、计算机硬件能直接执行的只能是下面哪项。

A．符号语言 B．汇编语言 C．机器语言 D．机器语言和汇编语言（

）3、运算器的核心部件是下面哪项。

A．数据总线 B．数据选择器 C．算术逻辑运算部件 D．累加寄存器（

）4、对于存储器主要作用，下面哪项说法正确。

A．存放程序 B．存放数据 C．存放程序和数据 D．存放微程序（

）5、至今为止，计算机中所含所有信息仍以二进制方式表示，其原因是下面哪项。

A．节约元件 B．运算速度快 C．物理器件性能决定 D．信息处理方便（

）6、CPU中有若干寄存器，其中存放存储器中数据的寄存器是下面哪项。

A．地址寄存器 B．程序计数器 C．数据寄存器 D．指令寄存器（

d ）7、CPU中有若干寄存器，其中存放机器指令的寄存器是下面哪项。 A．地址寄存器 B．程序计数器 C．指令寄存器 D．数据寄存器（

）8、CPU中有若干寄存器，存放CPU将要执行的下一条指令地址的寄存器是下面哪项。

A．地址寄存器 B．数据寄存器 C．程序计数器 D．指令寄存器（

c）9、CPU中程序状态寄存器中的各个状态标志位是依据下面哪项来置位的。

A．CPU已执行的指令 B．CPU将要执行的指令 C．算术逻辑部件上次的运算结果 D．累加器中的数据（

）10、为协调计算机各部件的工作，需要下面哪项来提供统一的时钟。

A．总线缓冲器 B．时钟发生器 C．总线控制器 D．操作命令发生器（

）11、下列各种数制的数中最小的数是下面哪项。

A．()2 B．(52)8 C．（）BCD D．(233)H （

）12、下列各种数制的数中最大的数是下面哪项。

A．()2 B．75 C．(112)8 D．(4F)H （

）13、将十进制数15/2表示成二进制浮点规格化数（阶符1位，阶码2位，数符1位，尾数4

位）是下面哪项。

A． B． C． D．（

）14、能发现两位错误并能纠正一位错的编码是下面哪种编码。

A．海明码 B．CRC码 C．偶校验码 D．奇校验码

（ d ）15、假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是下面哪项。

A． B． C． D．

（ c ）16、下列存储器中，速度最慢的是下面哪项。

A．半导体存储器 B．光盘存储器 C．磁带存储器 D．硬盘存储器（

）17、某一SRAM芯片，容量为16K×1位，则其地址线条数下面哪项正确。

A．18根 B．16K根 C．14根 D．22根（

）18、下列部件（设备）中，存取速度最快的是下面哪项。

A．光盘存储器 B．CPU的寄存器 C．软盘存储器 D．硬盘存储器（

）19、在主存和CPU之间增加Cache的目的是下面哪项。

A．解决CPU和主存之间的速度匹配 B．增加CPU中通用寄存器的数量 C．代替CPU中的寄存器工作 D．扩大主存的容量（

）20、计算机的存储器采用分级存储体系的目的是下面哪项。

A．便于读写数据 B．减小机箱的体积

C．便于系统升级 D．解决存储容量、价格与存取速度间的矛盾（

）21、某SRAM芯片，其容量为1K×8位，加上电源端和接地端后，该芯片的引出线的最少数目

下面哪项正确。

A．20 B．24 C．50 D．30 （

a）22、常用的虚拟存储器由两级存储器组成，下面哪项说法正确。

A．主存—辅存 B．快存—主存 C．快存—辅存 D．通用寄存器—主存（

b）23、在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一快的位置

上，下面哪项符合这种特点。

A．直接映射 B．全相联映射 C．组相联映射 D．混合映射（

b）24、指令系统中采用不同寻址方式的目的主要是下面哪项。

A. 实现程序控制和快速查找存储器地址

B. 缩短指令长度，扩大寻址空间，提高编程灵活性

C. 可以直接访问主存和外存 D. 降低指令译码难度（

）25、CPU组成中不包括下面哪项。

A．指令寄存器 B．地址寄存器 C．指令译码器 D．地址译码器（

）26、程序计数器PC在下面哪项部件中。

A．运算器 B．存储器 C．控制器 D．I/O接口（

b）27、CPU内通用寄存器的位数取决于下面哪项。

A．存储器容量 B．机器字长 C．指令的长度 D．CPU的管脚数（

）28、以硬件逻辑电路方式构成的控制器又称为下面哪个名称。

A．存储逻辑型控制器 B．组合逻辑型控制器 C．微程序控制器 D．运算器（

）29、直接转移指令的功能是将指令中的地址代码送入下面哪个部件中。

A．累加器 B．地址寄存器 C．PC寄存器 D．存储器（

）30、状态寄存器用来存放下面哪些内容。

A．算术运算结果 B．算术、逻辑运算及测试指令的结果状态 C．运算类型 D．逻辑运算结果（

）31、微程序放在下面哪个部件中。

A．指令寄存器 B．RAM C．内存 D．控制存储器（

）32、微程序控制器中,机器指令与微指令的关系下面哪项说法正确。

A. 每一条机器指令由一条微指令执行

B．一段机器指令组成的程序可由一条微指令来执行

C. 每一条机器指令由一段用微指令编成的微程序来解释执行 D. 一条微指令由若干条机器指令组成（

）33、异步控制常作为下面哪项的主要控制方式。

A. 微型机的CPU控制中

B. 单总线计算机结构计算机中访问主存和外部设备时 C．组合逻辑的CPU控制中

D. 微程序控制器中（

）34、在显示器的技术指标中，数据640×480，1024×768等表示下面哪项特征。

A．显示器屏幕的大小 B．显示器显示字符的最大行数和列数 C．显示器的颜色指标 D．显示器的分辩率（

）35、主机、外设不能并行工作的方式是下面哪项。

A．中断方式 B．程序查询方式 C．通道方式 D．DMA方式（

）36、在I/O单独（独立）编址下，下面的说法哪项正确。

A．一个具体地址只能对应输入输出设备

B．一个具体地址既可对应输入输出设备，也可对应内存单元 C．一个具体地址只能对应内存单元 D．只对应内存单元或只对应I/O设备（

）37、禁止中断的功能可由下面哪项来完成。

A．中断触发器 B．中断禁止触发器 C．中断屏蔽触发器 D．中断允许触发器（

）38、在微机系统中，主机与高速硬盘进行数据交换一般用下面哪种方式。

A．程序中断控制 B．程序直接控制 C．DMA方式 D．通道方式（

）39、常用于大型计算机的控制方式是下面哪项。

A．程序中断控制 B．程序直接控制 C．通道方式 D．DMA方式（

）40、有关中断的论述不正确的是下面哪项。

A．可实现多道程序、分时操作、实时操作 B．对硬盘采用中断可能引起数据丢失

C．CPU和I/O设备可并行工作，但设备间不可并行工作 D．计算机的中断源可来自主机，也可来自外设

（ c ）41、DMA方式数据的传送是以下面哪项为单位进行的。

A．字节 B．字 C．数据块 D．位（

a）42、DMA方式在哪两个设备之间建立的直接数据通路。

A．主存与外设 B．CPU与外设 C．外设与外设 D．CPU与主存（

）43、信息只用一条传输线，且采用脉冲传输的方式是下面哪种传输方式。

A．并行传输 B．串行传输 C．并串行传输 D．分时传输（

b）44、在哪种总线结构的计算机系统中，外设地址可以主存储器单元统一编址。

A．三总线 B．单总线 C．双总线 D．以上三种都可以（

）45、系统总线中地址线的功能，下面哪项说法正确。

A．用于选择主存单元地址 B．用于选择进行信息传输的设备

C．用于选择外存地址 D．用于指定主存和I/O设备接口电路的地址

（ a ）46、有一个CRT的分辨率是1024×768像素，颜色数为256色，则刷新存储器的容量是下面哪项。A．768KB B．512KB C．256KB D．2MB

（ a ）47、十进制数5的单精度浮点数IEEE754代码是下面哪项。

A． B． C． D．

例3:求十进制数-5的单精度浮点数IEEE754代码。

解: -5=-101B=-1.01×22,阶码E=127+2=129=B IEEE754代码是1 0

例4:求十进制数0.15625的单精度浮点数IEEE754代码。

解: -0.15625=-1.01×2-3,阶码E=127-3=124=B

IEEE754代码是1 0

（ a ）48、在微机系统中，外设通过下面哪项与主板的系统总线相连接。

A．适配器 B．设备控制器 C．计数器 D．寄存器

二、填空题

1、计算机的硬件包括运算器、控制器、存储器、输入设备和输出设备五部分。 2、总线一般可分为三类，它们分别是地址总线、数据总线和控制总线。

3、将二进制数转换成十进制数是 100 ，转换成八进制数是 144 ，转换成十六进制数是 64H 。 4、在一个8位的机器系统中，补码表示数的范围从 -128 到 +127 。 5、CPU能直接访问主存和 Cache ，但不能访问外存和 I/O设备。 6、Cache的映射方式有直接映像、全相联映像和组相联映像三种。其中

组相联映像方式，适度地兼顾了前两者的优点又尽量避免其缺点，比较理想。 7、磁盘的寻址信息格式由驱动器号、盘面号、磁道号、扇区号四部分组成。 8、目前的CPU包括运算器，控制器和CACHE（一级）。

9、在程序执行过程中，控制器控制计算机的运行总是处于取指令、分析指令和执行指令的循环之中。

10、微程序入口地址是译码器根据指令的操作码产生的。

11、微程序控制器的核心部件是控制存储器，它一般用只读存储器构成。 12、微指令执行时，产生后继微地址的方法主要有计数器方式、断定方式等。 13、一条机器指令的执行可与一段微指令构成的微程序相对应，微指令可由一系列微命令组成。 14、保存当前栈顶地址的寄存器叫堆栈寄存器SP 。 15、实现输入输出数据传送方式分成三种： DMA方式、程序中断方式和程序控制方式。 16、计算机中各功能部件是通过总线连接的，它是各部件间进行信息传输的公共通路。 17、计算机中总线的两个主要特征是分时和共享传输介质 18、计数制中使用的数据个数被称为基。 19、在用补码表示的机器数中，零的编码是唯一的。 20、信息的数字化编码是指用0或1的二进制编码，并选用一定的组合规则来表示信息。 21、一个定点数由符号位和数值域两部分组成。根据小数点位置不同，定点数据有和纯小数和纯整数两种表示方法。 22、移码常用来表示浮点数的阶码部分，移码和补码比较，它们除符号位外，其他各位都相同。 23、码距的定义是编码系统中任两个合法码之间的最少二进制位数的差异。 24、8421码用二进制求和时，当和超过 9 时，需要做加6调整修正。

25、有二进制数D4D3D2D1，奇偶校验值用P表示，则奇校验为 P=D4+D3+D2+D1 ，偶校验为 P=D4+D3+D2+D1 ，奇偶校验只能检测奇数个错，无法检测偶数个错。

26、在浮点加减法运算中，当运算结果的尾数的绝对值大于1时，需要对结果进行右规格化，其操作是尾数右移一位，左边补一个0，阶码+1，直到尾数绝对值>=0.5 。 27、闪速存储器能提供高性能、低功耗、高可靠性以及瞬时启动能力，为现有的存储器体系结构带来巨大变化，因此作为固态盘用于便携式电脑中。 28、一个完整的磁盘存储器由三部分组成，其中磁盘驱动器又称磁盘机或磁盘子系统，是独立于主机的一个完整的设备，磁盘控制器是磁盘机与主机的接口部件，磁记录介质用于保存信息。

29、CPU中保存当前正在执行的指令的寄存器为指令寄存器IR ，保存下一条指令地址的寄存器为程序计数器PC 。

30、沿磁盘半径方向单位长度上的磁道数称为__道密度，而磁道单位长度上能记录的二进制代码位数称为__位密度 _。

三、简答题

1、试述浮点数规格化的目的和方法。

答：浮点的规格化是为了使浮点数尾数的最高数值位为有效数位。当尾数用补码表示时，若符号位与小数点后的第一位不相等，则被定义为已规格化的数，否则便是非规格化数。通过规格化，可以保证运算数据的精度。

方法：进行向左规格化，尾数左移一位，阶码减1，直到规格化完毕。

2、简述循环冗余码（CRC）的纠错原理。

答：CRC码是一种纠错能力较强的校验码。在进行校验时，先将被检数据码的多项式用生成多项式G（X）来除，若余数为0，说明数据正确；若余数不为0，则说明被检数据有错。

只要正确选择多项式G（X），余数与CRC码出错位位置的对应关系是一定的，由此可以用余数作为判断出错位置的依据而纠正出错的数据位。

3、DRAM存储器为什么要刷新？有几种刷新方式?

DRAM存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄漏的，电荷数又不能像SRAM存储元那样由电源经负载管来补充，时间一长，信息就会丢失。为此必须设法由外界按一定规律给栅极充电，按需要补给栅极电容的信息电荷，此过程叫“刷新”。

① 集中式---正常读/写操作与刷新操作分开进行，刷新集中完成。

② 分散式---将一个存储系统周期分成两个时间片，分时进行正常读/写操作和刷新操作。

③ 异步式---前两种方式的结合，每隔一段时间刷新一次，保证在刷新周期内对整个存储器刷新一遍。

4、CPU中有哪些主要寄存器？简述这些寄存器的功能。

（1）指令寄存器（IR）：用来保存当前正在执行的一条指令。（2）程序计数器（PC）：用来确定下一条指令的地址。

（3）地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。（4）缓冲寄存器（DR）：

<1>作为CPU和内存、外部设备之间信息传送的中转站。 <2>补偿CPU和内存、外围设备之间在操作速度上的差别。 <3>在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。

（5）通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为ALU提供一个工作区。（6）状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。

5、中断处理过程包括哪些操作步骤？

关闭中断标识 ,重要数据入栈, 处理中断服务功能, 数据出栈, 恢复中断标识, 开中断.

6、DMA方式和程序中断方式比较有什么不同？

DMA：采用内在和外设直接数据交换的方式，只有当有一段数据传送时才会请求CPU中断，减少了CPU的负担。

程序中断：只适用于简单的少量外设的计算机系统，会耗费大量的CPU时间，当有大量中断时容易导致数据的丢失。

7、按照冯．诺依曼原理，现代计算机应具备哪些功能？

答：按照冯．诺依曼原理，现代计算机应具备以下5个功能：

⑴ 输入输出功能：能把原始数据和解题步骤及中间结果接收下来（输入），把计算结果与计算过程中出现的情况告诉（输出）给用户。

⑵ 记忆功能：应能“记住”原始数据、解题步骤及中间结果。

⑶ 计算功能：应能进行一些最基本的运算。这些基本运算能组成人们所需要的复杂运算。 ⑷ 判断功能：计算机在进行一步操作后，应能从预先无法确定的几种方案中选择一种操作方案。 ⑸ 自我控制功能：计算机应能保证程序执行的正确性和各部件间的协调性。

8、用二进制数表示一个四位十进制的整数最少需要几位（不含符号位）。

解：2＝10，N＝4×1/㏒2＝14位。

9、某机器字长16位，浮点表示时，其中含1位阶符、5位阶码、1位尾符、9位尾数，请写出它能表示的最大浮点数和最小浮点数。

解：最大浮点数＝2×（1－2）(11111=31) 最小浮点数＝－2×（1－2）。

10、字符“F”的ASCII码为46H，请写出它的奇校验码和偶校验码（假定校验位加在最高位）。

解：字符“F”的ASCII码为46H=，奇校验码为（B6H），偶校验码为（36H）。

11、试比较定点带符号数在计算机内的四种表示方法。

答：带符号数在计算机内部的表示方法有原码、反码、补码和移码。

原码表示方法简单易懂，实现乘、除运算简单，但用它实现加、减运算比较复杂。补码的特点是加、减法运算规则简单，正负数的处理方法一致。

反码通常只用来计算补码，由于用反码运算不方便，在计算机中没得到实际应用。

移码由于保持了数据原有的大小顺序，便于进行比较操作，常用于浮点数中的阶码，使用比较方便。

12、在检错码中，奇偶校验法能否定位发生错误的信息位？是否具有纠错功能？

答：⑴不能。 ⑵没有。

13、简述CPU的主要功能。

CPU：包括运算器和控制器。基本功能为：指令控制、操作控制、时间控制、数据加工。

14、一个较完善的指令系统应包括哪几类？

数据传送指令、

算术运算指令、逻辑运算指令、程序控制指令、输入输出指令、

字符串指令、特权指令等。

+31

-9

+21

-9

15、指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据。 1. 指令和数据分开存放

2. 设置程序计数器PC，存放当前指令所在的存储单元。

16、外围设备的I/O控制方式分哪几类？各具什么特点？

（1）程序查询方式：CPU的操作和外围设备的操作能够同步，而且硬件结构比较简单

（2）程序中断方式：一般适用于随机出现的服务，且一旦提出要求应立即进行，节省了CPU的时间，但硬件结构相对复杂一些。

（3）DMA方式：数据传输速度很高，传输速率仅受内存访问时间的限制。需更多硬件，适用于内存和高速外设之间大批交换数据的场合。

（4）通道方式：可以实现对外设的统一管理和外设与内存之间的数据传送，大大提高了CPU的工作效率。（5）外围处理机方式：通道方式的进一步发展，基本上独立于主机工作，结果更接近一般处理机。

17、请说明指令周期、机器周期、时钟周期之间的关系。时钟周期是最基本的时间单位一般是10ns

机器周期是读一条指令最少的时间一般是12倍的时钟周期

指令周期是读出指令并且执行指令的时间一般是几个机器周期

18、CPU响应中断应具备哪些条件？

※允许中断触发器为“1”状态； ※ CPU结束了一条指令的执行过程； ※新请求的中断优先级较高；

19、比较水平微指令与垂直微指令的优缺点。

(1)水平型微指令并行操作能力强，效率高，灵活性强，垂直型微指令则较差。 (2)水平型微指令执行一条指令的时间短，垂直型微指令执行时间长。

(3)由水平型微指令解释指令的微程序，有微指令字较长而微程序短的特点。垂直型微指令则相反。 (4)水平型微指令用户难以掌握，而垂直型微指令与指令比较相似，相对来说，比较容易掌握。

四、综合应用题

1、设有一个具有24位地址和8位字长的存储器，求：（1）该存储器能存储多少字节的信息？

（2）若存储器由4M×1位的RAM芯片组成，需要多少片？（3）需要哪种译码器实现芯片选择？

解：⑴ 存储单元数为2＝16M＝，故能存储16M字节的信息。

⑵ 由于存储容量为16MB（8位字长），每4M字节需要4片（位并联方式），故需芯片数为16/4×8＝32片。

⑶ 若用32片组成一个16M（8位字长），地址总线的低22位可直接连到芯片的A0-A21管脚，而地址总线的高2位（A22，A23）需要通过2：4线译码器进行芯片选择。存储器组成方案为位并联和地址串联相结合的方式。

存储器24位地址（A23-A0），而单个芯片（4M=2）22）22位地址（A21-A0）， 32片，8个芯片一组，共4组。所以采用2：4译码器。组成方案为：地址串联，位并联。

2、下图表示使用页表的虚实地址转换条件，页表存放在相联存储器中，其容量为8个存储单元，求：

页号该页在主存中的起始地址 33 25 7 6 4 15 5 30 42000 38000 96000 60000 40000 80000 50000 70000 1 2 3

15 0324 0128 7 48 0516 （1）当CPU按虚拟地址1去访问主存时，主存的实地码是多少？（2）当CPU按虚拟地址2去访问主存时，主存的实地码是多少？（3）当CPU按虚拟地址3去访问主存时，主存的实地码是多少？

解：⑴ 用虚拟地址为1的页号15作为页表检索项，查得页号为15的页在主存中的起始地址为80000，故将80000与虚拟地址中的页内地址码0324相加，求得主存实地址码为80324。

⑵ 同理，主存实地址码＝96000＋0128＝96128。

⑶ 虚拟地址为3的页号为48，查页表时，发现此页面没在页表中，此时操作系统暂停用户作业程序的执行，转去查页表程序。如该页面在主存中，则将该页号及该页在主存中的起始地址写入主存；如该页面不在主存中，则操作系统要将该页面从外存调入主存，然后将页号及其主存中的起始地址写入页表。

3、某磁盘组有4个盘片，5个记录面，每个记录面的内磁道直径为22cm，外磁道直径为33cm，最大位密度为1600b/cm，道密度为80道/cm，转速7200转速/分。 ⑴ 磁盘的总存储容量（非格式化）？ ⑵ 最大数据传输率是多少？

解：⑴ 总容量＝每面容量×记录面数每面容量＝某一磁道容量×磁道数某磁道容量＝磁道长×本道位密度

所以，最内圈磁道的容量＝1600×22×3.14＝字节/道磁道数＝存储器域长×道密度＝（33—22）/2×80 1600*22*3.14*（33-22）/2*80*5＝字节

⑵ 最大数据传输率＝转速×某磁道容量＝7200/60×＝字节/秒

4、某磁盘存储器的转速为3000转/分，共有4个记录面，每毫米5道，每道记录信息为12288B,最小磁道直径为230mm,共有275道.问： (1) (2) (3) (4)

磁盘存储器的存储容量是多少？最大位密度，最小位密度是多少？磁盘数据传输率是多少？平均等待时间是多少？解：

⑴ 磁盘存储器的存储容量=4×275×12288=字节 ⑵ 因为最小半径R1=230/2=115，

最小磁道长度为2πR1=2×3.14159×115=722.57mm 所以最高位密度=12288/722.57=17字节又因为最大半径R2=R1+275/5=115+55=170 最大磁道长度为2πR2=2×3.14159×170=1068 所以最低位密度=12288/1068=11.5字节 ⑶ 磁盘数据传输率c=r×N

r=3000/60=50转/秒；N=12288字节/道所以c=50×12288=字节。

⑷ 平均等待时间 = 旋转一圈时间的一半 = 1/（2×r）=1/(2×50)=10ms

5、有一个16K×16位的存储器，由1K×4位的DRAM芯片构成（芯片是64×64结构）问：（1）共需要多少RAM芯片？（2）画出存储体的组成框图。

（3）采用异步刷新方式，如单元刷新间隔不超过２ms，则刷新信号周期是多少？解：（1）存储器的总容量为16K×16位=256K位，用DRAM芯片为1K×4位=4K位，

故芯片总数为： 256K位/4K位 = 64片

（2）由于存储单元数为16K，故地址长度为14位（设A13~A0）。

芯片单元数为1K则占用地址长度为10位（A9~A0）。

每一组16位（4片），共16组，组与组间译码采用4：16译码。组成框图如图所示。

(3) 采用异步刷方式，在2ms时间内分散地把芯片64行刷新一遍，故刷新信号的时间间隔为2ms/64 = 31.25μs，即可取刷新信号周期为30μs。

6、有一台磁盘机，其平均寻道时间为30ms,平均旋转等待时间为10ms,数据传输率为500B/ms,磁盘机口存放着1000件，每件3000B的数据，现欲把一件件数据取走，更新后再放回原地，假设一次取出或写入所需时间为：平均寻道时间 + 平均等待时间 + 数据传送时间，另外使用CPU更新信息所需的时间为4ms,并且更新时间因输入输出操作不相重叠，问：

（1）更新磁盘上全部数据需多少时间？

（2）若磁盘机旋转速度和数据传输率都提高一倍，更新全部数据需多少时间？

解：⑴ 更新一件数据的时间

2*(30＋10＋3000/500）+4=96ms

全部数据更新所需时间：94ms×1000=96秒

⑵ 若磁盘机旋转速度和数据传输率都提高一倍，更新一件时间为 2*(30＋5＋3000/1000)+4=80ms

全部数据更新所需时间：80ms×1000=80秒

7、CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns，主存存取周期为250ns，问：（1）cache/主存系统的效率是多少；（2）平均访问时间是多少；

解：h=Nc /(Nc +Nm )=1900/(1900+100)=0.95 （cache命中率） r=tm /tc =250ns/50ns=5

e=1/(r+(1-r)h)=1/(5+(1-5)×0.95)=83.3% （cache/主存系统效率）

ta =tc /e=50ns/0.833=60ns （平均时间=cache命中率*Tc+（1-cache命中率）*Tm）

8、某计算机系统的内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在一段给定的时间内，CPU共访问内存4500次，其中340次访问主存，求：（1）Cache的命中率是多少？

（2）CPU访问内存的平均访问时间是多少？（3）Cache/主存系统的效率是多少？

解：⑴ 命中率H＝（4500－340）/ 4500＝0.92。

⑵ CPU访存的平均时间T＝0.92×45＋(1－0.92)×200＝57.4ns ⑶ cache-主存系统的效率e＝45/57.4=78℅

9、已知cache/主存系统效率为85%，平均访问时间为60 ns，cache比主存快4倍，求主存存储器周期是多少？cache 命中率是多少？

因为 Ta=Tc/e 所以 Tc=Ta×e =60×0.85=51ns (cache存取周期)； r=4, Tm=Tc×r =51×4 =204ns (主存存取周期)；因为 e =1/[r+(1-r)H] 所以H= 2 .4/2.55 = 0.94；

10、用异步方式传送ASCII码，数据格式为：数据位8位、奇校验位1位、停止位1位。当波特率为4800b/s时，每个字符传送的速率是多少？每个数据位的时间长度是多少？数据位的传送速率又是多少？

解：每个字符包含10位，因此字符传送速率为：4800÷10＝480字符/s 每个数据位长度T＝1÷4800≈0.208ms 数据位传输速率为8×480＝3840位/秒。

11、假定某外设向CPU传送信息最高频率为40K次/秒，而相应中断处理程序的执行时间为40μS，问该外设能否用中断方式工作？

解：外设传送一个数据的时间＝1/40×＝25μS，所以请求中断的周期为25μS，而相应中断处理程序的执行时间为40μS，这样会丢失数据，故不能采用中断方式。

12、在一个16位的总线中，若时钟频率为100MHz，总线数据周期为5个时钟周期传输一个字。试计算总线的数据传输率。

解：时钟频率为100MHz，所以 5个时钟周期＝5/100μs＝0.05μs

数据传输率＝16bit/0.05μs＝2字节/0.05纳秒=40×106字节/秒 8 bit=1字节

13、⑴某总线在一个总线周期中并行传送4个字节的数据，若一个总线周期等于一个时钟周期，总线频率为33MHz，问总线带宽是多少？

⑵若一个总线周期中并行传送64位数据，总线时钟提高为66MHz，问总线带宽是多少？ ⑶分析影响带宽的有哪些因素？

解：⑴设带宽用Dr表示，总线时钟周期用T＝1/f 表示，一个总线周期传送的数据量用D表示，根据定义可得

Dr＝D/T＝D×f＝4B×33×106/S＝132MB/S

⑵因为64位＝8B，所以Dr＝D/T＝D×f＝8B×66×106/S＝528MB/S

⑶总线带宽是总线能提供的数据传送速率，通常用每秒传送信息的字节数（或位数）来表示。影响总线带宽的主要因素有：总线宽度、传送距离、总线发送和接收电路工作频率限制及数据传送形式。

14、在异步串行传输系统中，若每秒可传输20个数据帧，一个数据帧包含1个起始位、7个数据位、一个奇校验位和1个结束位。试计算其波特率和比特率。

解：波特率＝（1+7+1+1）×20＝200b/s，比特率＝20×7＝140b/s。

15、已知cache命中率Ｈ＝0.98，主存比cache慢４倍，已知主存存取周期为200ns，求cahce／主存系统的效率和平均访问时间。

∵ r = t m/t c = 4 ∴ t c = t m /4 = 50ns e = 1/[r+(1-r)h] = 1/[4+(1-4)×0.98] t a = t c /e = t c ×[4-3×0.98] = 50×1.06 = 53ns。

tp=50/53=94.3%

16、设有两个十进制数：x= -0.875×21，y=0.625×22。（1）将x，y的尾数转换为二进制补码形式。

（2）设阶码2位，阶符1位，数符1位，尾数3位。通过补码运算规则求出z=x-y的二进制浮点规格化结

果。

答:(1)设S1为X的尾数,S2为Y的尾数, 则S1=(-0.875)10=(-0.111)2,[S1]补=1.001, S2=(0.625)10=(+0.101)2,[S2]补=0.101. (2) 对阶:

设X的阶码为JX,Y的阶码为JY,JX=(+01)2,JY=(+10)2,

JX-JY=(-01)2,小阶的尾数S1右移一位S1=(-0.0111)2,JX阶码加1,则JX=(10)2=JY,S1经舍入后,S1=(-0.100)2,

对阶完毕.X的补码浮点格式:010 1100,Y的补码浮点格式:010 0101. 尾数相减:

[S1]补=11.100,[-S2]补=11.011,[S1-S2]补=[S1]补+[-S2]补=10.111,尾数求和绝对值大于1,尾数右移一位,最低有效位舍掉,阶码加1,

则[S1-S2]补=11.011(规格化数),JZ=11 规格化结果:011 1011

17、设机器字长16位，主存容量128K字节，指令字长度16位或32位，共78条指令，设计计算机指令格式，要求有直接，立即数，相对，变址四种寻址方式。参考此例：

某计算机字长为16位，主存容量为64K字，采用单字长单地址指令，共有40条指令。试采用直接、立即、变址、相对四种寻址方式设计指令格式。

答：根据题意，

40种指令至少需6位OP；四种寻址方式至少需用2位表示；

主存为640K，则地址需要20位，而机器字长为16位，所以只能用分段方式来实现，设段寄存器为16位，作为段内地址的位移量可以在指令指定的寄存器中，可设计如下格式：

15 10 9 8 7 0

OP X(2) D(8) X = 00 直接寻址方式 E = D X = 01 立即寻址方式

X = 10 变址寻址方式 E = （R）+D X = 11 相对寻址方式 E = （PC）+D

18、有一台磁盘机，其平均寻道时间为30ms,平均旋转等待时间为10ms,数据传输率为500B/ms,磁盘机口存放着1000件，每件3000B的数据，现欲把一件件数据取走，更新后再放回原地，假设一次取出或写入所需时间为：平均寻道时间 + 平均等待时间 + 数据传送时间，另外使用CPU更新信息所需的时间为4ms,并且更新时间因输入输出操作不相重叠，试问：

（1）更新磁盘上全部数据需多少时间？ 30+10+3000/500+4

（2）若磁盘机旋转速度和数据传输率都提高一倍，更新全部数据需多少时间？参考此例：

14．有一台磁盘机，其平均寻道时间为了30ms,平均旋转等待时间为120ms，数据传输速率为500B/ms，磁盘机上存放着1000件每件3000B 的数据。现欲把一件数据取走，更新后在放回原地，假设一次取出或写入所需时间为：

平均寻道时间+平均等待时间+数据传送时间

另外，使用CPU更新信息所需时间为4ms, 并且更新时间同输入输出操作不相重叠。试问：

（1）盘上全部数据需要多少时间？

（2）若磁盘及旋转速度和数据传输率都提高一倍，更新全部数据需要多少间？

解：（1）磁盘上总数据量 = 1000×3000B = B

读出全部数据所需时间为 B ÷ 500B / ms = 6000ms 重新写入全部数据所需时间 = 6000ms 所以，更新磁盘上全部数据所需的时间为：

2×（平均找道时间 + 平均等待时间 + 数据传送时间）+ CPU更新时间 = 2（30 + 120 + 6000）ms + 4ms = 12304ms

(2) 磁盘机旋转速度提高一倍后，平均等待时间为60ms；数据传输率提高一倍后，数据传送时间变为： B ÷ 1000B / ms = 3000ms 更新全部数据所需时间为：

2 ×（30 + 60 + 3000）ms + 4ms = 6184ms

19、现有一64K×2位的存储器芯片，欲设计具有同样存储容量的存储器,应如何安排地址线和数据线引脚的数目，使两者之和最小。并说明有几种解答。

设地址线x根，数据线y根，则 2·y=64K×2 若 y=1 x=17 y=2 x=16 y=4 x=15 y=8 x=14

因此，当数据线为1或2时，引脚之和为18 故：共有2种解答

组成1

一、选择题（每小题选出一个最合适的答案，每小题2分，共20分） 1、若十进制数为37.25，则相应的二进制数是（）。（A）.01 （B）.01 （C） .1 （D）.01 2、若[x]反=1.1011，则x=

（A）-0.0101 （B）-0.0100 （C）0.1011 （D）-0.1011

3、某机器字长16位，含一位数符，用补码表示，则定点小数所能表示的最小正数是（）。（A）2-15 （B）216 （C）2-1 （D）1-2-15 4、若采用双符号位补码运算，运算结果的符号位为10，则（）。

（A）产生了负溢出（下溢）（B）产生了正溢出（上溢）（C）运算结果正确，为负数（D）运算结果正确，为正数

5、在用比较法进行补码一位乘法时，若相邻两位乘数yiyi+1为01时，完成的操作是（（A）无（B）原部分积+[X]补，右移一位（C）原部分积+[-X]补，右移一位（D）原部分积+[Y]补，右移一位 6、堆栈指针SP的内容是（）。

（A）栈顶地址（B）栈底地址（C）栈顶内容（D）栈底内容 7、在寄存器间接寻址方式中，操作数是从（）。（A）主存储器中读出（B）寄存器中读出（C）磁盘中读出（D）CPU中读出

8、在微程序控制器中，一条机器指令的功能通常由（）。（A）一条微指令实现（B）一段微程序实现（C）一个指令码实现（D）一个条件码实现 9、在串行传输时，被传输的数据（）

（A）在发送设备和接受设备中都是进行串行到并行的变换（B）在发送设备和接受设备中都是进行并行到串行的变换

（C）发送设备进行串行到并行的变换，在接受设备中都是进行并行到串行的变换（D）发送设备进行并行到串行的变换，在接受设备中都是进行串行到并行的变换 10、系统总线是指（）。

（A）运算器、控制器和寄存器之间的信息传送线（B）运算器、寄存器和主存之间的信息传送线（C）运算器、寄存器和外围设备之间的信息传送线（D） CPU、主存和外围设备之间的信息传送线

二、名词解释（每小题4分，共20分） 1．全相联映像 2．指令系统

3．指令周期、CPU周期 4．向量中断 5．微指令

三、改错题（在下列各小题的表述中均有错误，请改正。每小题3分，共12分） 1、在中央处理器中，运算器可以向控制器发出命令进行运算操作。

2、在单处理机总线中，相对CPU而言，地址线和数据线一般都为双向信号线 3、多重中断方式，是指CPU同时处理多个中断请求

）。4、在“半互锁”异步通信方式中，“请求”信号的撤消取决于“回答”信号的来到，而“请求”信号的撤消又导致“回答”信号的撤消

四、简答题（每小题5分，共15分）

1、某机指令字长12位，每个地址段3位，试提出一种字段分配方案，使该机指令系统能有6条三地址指令和8条二地址指令。

2、分别用NRZ-1、PE及FE制记录方式记录数据序列11001，画出写电流波形。 3、简述通道控制方式和DMA方式的异同。五、计算题（10分）

用补码加减交替一位除法进行6÷2运算，要求写出运算过程和运算结果

六、设计题（第一小题12分，第二小题11分，共23分） 1、

CPU结构如下图所示，其中有一个累加寄存器AC、一个状态条件寄存器和其他4个寄存器，各部件之

间的连线表示数据通路，箭头表示信息传送方向。（1）标明4个寄存器的名称。

（2）简述指令从主存取出送到控制器的数据通路。

（3）简述数据在运算器和主存之间进行存取访问的数据通路

2、

用

位/片的RAM存储器芯片设计一个8KB的存储器，设CPU的地址总线为A12~A0（低），数

位/片的存储器芯片。

据总线为D7~D0（低），由线控制读写。（1）该存储器需要多少片

（2）请设计并画出该存储器的逻辑图。

组成1

一、选择题（每小题选出一个最合适的答案，每小题2分，共20分） 1、D 2、B 3、A 4、A 5、B 6、A 7、B 8、B 9、D 10、D 二、名词解释（每小题4分，共20分） 6． 7． 8． 9． 10．

三、改错题（在下列各小题的表述中均有错误，请改正。每小题3分，共12分） 1、在中央处理器中，运算器可以向控制器发出命令进行运算操作。改为：在中央处理器中，控制器可以向运算器发出命令进行运算操作。

2、在单处理机总线中，相对CPU而言，地址线和数据线一般都为双向信号线

改为：在单处理机总线中，相对CPU而言，地址线为单向信号和数据线一般都为双向信号线

3、多重中断方式，是指CPU同时处理多个中断请求

改为：多重中断是指具有中断嵌套的功能，CPU在响应较低级别的中断请求时，如果有更高级别的中断请求，CPU转去响应更高级别中断请求。

4、在“半互锁”异步通信方式中，“请求”信号的撤消取决于“回答”信号的来到，而“请求”信号的撤消又导致“回答”信号的撤消

改为：在“半互锁”异步通信方式中，“请求”信号的撤消取决于“回答”信号的来到，而“回答”信号的撤消由从设备自己决定。

四、简答题（每小题5分，共15分）

1． 000 XXX YYY ZZZ 。。。 101 110 。。。 110

111 YYY ZZZ XXX YYY ZZZ 000 YYY ZZZ

全相联映像：就是让主存中的任何一个块均可以映像装入到Cache中任何一个块的位置上。指令系统：是指一台计算机的所有指令的集合。

指令周期：是指从取指令、分析取数到执行完该指令所需的全部时间。向量中断：是指那些中断服务程序的入口地址是由中断事件自己提供的中断。微指令：是指控制存储器中的一个单元的内容，即控制字，是若干个微命令的集合。

CPU周期：也叫机器周期，通常把一个指令周期划分为若干个机器周期，每个机器周期完成一个基本操作。

2．

3．相同点：都是能在不需要CPU干预下实现外设和内存间的数据交换（2分）

不同点：1）DMA控制器是通过专门设计的硬件控制逻辑来实现对数据传递的控制，而通道具有自己的指令和程序，是一个有特殊功能的处理器2）DMA仅能控制一台或几台同类设备，而通道能控制多台同类或不同类设备

六、设计题（第一小题12分，第二小题11分，共23分） 1 （1）a为MDR,b为IR,c为MAR,d为PC

(2) 取指令的数据通路：PC→MAR→MM→MDR→IR

(3) 数据从主存取出的数据通路（设数据地址为X）X→MAR→MM→MDR→ALU→AC 数据存入主存的数据通路（设数据地址为Y）Y →MAR,AC→MDR→MM

每小题4分，共12分 2 （1）共需8片（5分）（2）如下逻辑图（6分）

本科生期末试卷四

一．选择题（每小题1分，共 10分）

1. 现代计算机内部一般采用二进制形式，我国历史上的______即反映了二值逻辑的思想，它最早记载在

______上，距今已有约______千年。 A. 八卦图、论衡、二 B. 算筹、周脾算经、二 C. 算筹、九章算术、一 D.八卦图、周易、三

2. 8位定点字长的字，采用2的补码表示时，一个字所能表示的整数范围是______。 A .–128 ~ +127 B. –127 ~ +127 C. –129 ~ +128 D.-128 ~ +128 3.下面浮点运算器的描述中正确的句子是：______。 A. 浮点运算器可用阶码部件和尾数部件实现 B. 阶码部件可实现加、减、乘、除四种运算 C. 阶码部件只进行阶码相加、相减和比较操作 D. 尾数部件只进行乘法和减法运算

4. 某计算机字长16位，它的存贮容量是64KB，若按字编址，那么它的寻址范围是______ A. 64K B. 32K C. 64KB D. 32 KB 5. 双端口存储器在______情况下会发生读/写冲突。 A. 左端口与右端口的地址码不同 B. 左端口与右端口的地址码相同 C. 左端口与右端口的数据码不同 D. 左端口与右端口的数据码相同

6. 寄存器间接寻址方式中，操作数处在______。

A. 通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈 7. 微程序控制器中，机器指令与微指令的关系是______。 A. 每一条机器指令由一条微指令来执行

B. 每一条机器指令由一段微指令编写的微程序来解释执行 C. 每一条机器指令组成的程序可由一条微指令来执行 D. 一条微指令由若干条机器指令组成

8. 描述 PCI 总线中基本概念正确的句子是______。 A. PCI 总线是一个与处理器无关的高速外围总线 B. PCI总线的基本传输机制是猝发式传送 C. PCI 设备一定是主设备 D. 系统中只允许有一条PCI总线

9. 一张3.5寸软盘的存储容量为______MB，每个扇区存储的固定数据是______。 A. 1.44MB ，512B B. 1MB，1024B C .2MB， 256B D .1.44MB，512KB 10. 发生中断请求的条件之一是______。

A. 一条指令执行结束 B. 一次 I/O 操作结束 C. 机器内部发生故障 D. 一次DMA 操作结束

二填空题（每小题3分，共15分）

1. 2000年超级计算机浮点最高运算速度达到每秒A.______次。我国的B. ______号计算机的运算速度达

到C. ______次，使我国成为美国、日本后第三个拥有高速计算机的国家。

2. 一个定点数由A. ______和B. ______两部分组成。根据小数点位置不同，定点数有C. ______和纯整

数之分。

3. 对存储器的要求是A. ______，B. ______，C. ______。为了解决这三方面的矛盾计算机采用多级存储体系结构。

4. 当今的CPU 芯片除了包括定点运算器和控制器外，还包括A. ______，B. ______ 运算器和C. ______管理等部件。

5. 每一种外设都是在它自己的A。______控制下进行工作，而A则通过B. ______和C. ______相连并受C

控制。

三. （9分）设[x]

补

=x0.x1x2…xn 。求证：x = -x0 +

?i?1nxi2

-i

四.（9分）已知X=-0.01111，Y=+0.11001，求[X]补，[-X]补，[Y]补，[-Y]补，X+Y=？，X-Y=？

五.（9分）以知cache 命中率 H=0.98，主存比cache 慢4倍，以知主存存取周期为200ns，求cache/主存

的效率和平均访问时间。

六．（10分）某计算机有8条微指令I1—I8，每条微指令所包含的微命令控制信号见下表所示，a—j 分别对应

10种不同性质的微命令信号。假设一条微指令的控制字段仅限8位，请安排微指令的控制字段格式。

七．（9分）参见图，这是一个二维中断系统，请问：

（1）在中断情况下，CPU和设备的优先级如何考虑？请按降序排列各设备的中断优先级。

（2）若CPU现执行设备B的中断服务程序，IM0,IM1,IM2的状态是什么？如果CPU的执行设备D的中断服务程

序，IM0,IM1,IM2的状态又是什么？

（3）每一级的IM能否对某个优先级的个别设备单独进行屏蔽？如果不能，采取什么方法可达到目的？

（4）若设备C一提出中断请求，CPU立即进行响应，如何调整才能满足此要求？

八．（9分）磁盘、磁带、打印机三个设备同时工作。磁盘以20μ

μs，画出多路DMA控制器工作时空图。

s的间隔发DMA请求，磁带以30μs的间

隔发DMA请求，打印机以120μs的间隔发DMA请求，假设DMA控制器每完成一次DMA传输所需时间为2

本科生期末试卷四答案

1. D 2. A 3. A，C 4. B 5. B 6. B 7. B 8. C 9. A 10.C 1． A .10000亿次 B. 神威 C. 3840亿 2． A.符号位 B. 数值域 C. 纯小数 3． A.容量大 B. 速度快 C. 成本低 4． A. Cache B. 浮点 C. 存储 5． A.设备控制器 B. 适配器 C. 主机三．证明：

当 x ≥ 0 时，x0 = 0 ，

[x]补 = 0.x1x2…xn = 当 x < 0 时，x0= 1 ，

[x]补 = 1.x1x2…xn = 2+x 所以

x= 1.x1x2…xn - 2 = -1 + 0.x1x2…xn = -1 +

?i?1n xi 2i =x

?i?1n xi 2i

综合上述两种情况，可得出：x = -x0 +

?i?1nxi2

-i

四．解：[X]原=1.01111 [X]补=1.10001 ?[-X]补=0.01111

[Y]原=0.11001 [Y]补=0.11001 ? [-Y]补=1.00111 [X]补 11.10001 + [Y]补 00.11001 [X+Y]补 00.01010

?X+Y=+0.01010

[X]补 11.10001 + [-Y]补 11.00111 [X-Y]补 10.11000

因为符号位相异，所以结果发生溢出。五．解： R=Tm/Tc=4；Tc=Tm/4=50ns

E=1/[R+（1-R）H]=1/[4+（1-4）×0.98]=0.94 Ta=Tc/E=Tc×[4-3×0.98]= 50×1.06=53ns。

六．解：为了压缩指令字的长度，必须设法把一个微指令周期中的互斥性微命令信号组合在一个小组中，进行分组译码。

经分析，（e ,f ,h）和（b, i, j）可分别组成两个小组或两个字段，然后进行译码，可得六个微命令信号，剩下的a, c, d, g 四个微命令信号可进行直接控制，其整个控制字段组成如下：

01 e 01 b 直接控制 10 f 10 i a c d g 11 h 11 j × × × × × × × × 4位 2位 2位七．解：

（1）在中断情况下，CPU的优先级最低。各设备优先级次序是：A-B-C-D-E-F-G-H-I-CPU

（2）执行设备B的中断服务程序时IM0IM1IM2=111；执行设备D的中断服务程序时IM0IM1IM2=011。（3）每一级的IM标志不能对某优先级的个别设备进行单独屏蔽。可将接口中的BI（中断允许）标志清

“0”，它禁止设备发出中断请求。

（4）要使C的中断请求及时得到响应，可将C从第二级取出，单独放在第三级上，使第三级的优先级最高，

即令IM3=0即可。

八．解：

Word文档下载：计算机组成原理期末试题及答案--10套.doc

搜索更多:计算机组成原理期末试题及答案--10套