第一章 数制与码制
一、单项选择题：
1. 十进制数32转换为二进制数为（C） A、1000 B、10000 C、100000 D、1000000 2. 二进制数11111100001转换为十六进制数为（D ） A、FE1H B、FC2H C、7D1H D、7E1H
3. 十进制数36转换为8421BCD码为（ C） A、00100100 B、00110100 C、00110110 D、11110110 4. 一位十六进制数可以用（C ）位二进制数来表示。 A、 １ B、 ２ C、 ４ D、 16 5. 十进制数25用8421BCD码表示为（ B ） 。 A、10 101 B、0010 0101 C、100101 D、10101 6．十进制数35转换为8421BCD码为（ B ） A、 00100100 B、 00110101 C、 00100011 D、 00110110
7．三位二进制数码可以表示的状态是（ D ）。 A、 2 B、 4 C、 6 D、 8 8．十进制数25转换为二进制数为（ D ）。 A、 110001 B、 10111 C、 10011 D、 11001 9．BCD代码为（100011000100）表示的数为(594)10，则该BCD代码为（ ）。
A、 8421BCD码 B、余3 BCD码 C、 5421BCD码 D、 2421BCD码 （C）
10．与二进制数00100011相应的十进制数是( B )。 A、 35 B、 19 C、 23 D、 67 11. 是8421BCD码的是（ B ）。 A、1010 B、0101 C、1100 D、1101 12. 二进制数1101转换为十进制数为（D ） A、10 B、11 C、12 D、13 13. 比较数的大小，最大数为（ C ） A、(1 B、(51)10 C、(34)16 =(52) 10 D、(43)8 14．把10010110 二进制数转换成十进制数为（A ） A、150 B、96 C、82 D、159 15. 将十六进制数4FB转换为二进制数等于( C )
A、011101110101B B、011100111011B C、010011111011 D、100010000101
16. 将数1101.11B转换为十六进制数为（ A ） A、D.CH B 、15.3H C、12.EH D 21.3H10010)2 17. 将十进制数130转换为对应的八进制数：( ) A、202 B、 82 C、120 D、230 18. 二进制整数最低位的权是（c ） A、0 B、2 C、2 D、4 19. n位二进制整数，最高位的权是（） A、2 B、220. 下列四个数中最大的数是( )
A、(AF)16 B、(001010000010)8421BCD C、(10100000)2 D、(198)10
21. 将代码(10000011)8421BCD转换成二进制数为（b ）
A、(01000011)2 B、(01010011)2 C、(10000011)2 D、(000100110001)2
22. 十进制数4用8421BCD码表示为：（ ） A、100 B、 0100 C、 0011 D、 11 23. 下列不同进位制中最大的是（ ）
A、（76）8 B、（1100101）2 C、（76）10 D、（76）16
24. 用8421码表示的十进制数45，可以写成（ ）
A、 45 B、 [101101]BCD C、 [01000101]BCD D、 [101101]2
25. 下列属于8421BCD码的是（ ） A、1011 B、1111 C、0111 D、1100 26. 下列不属于8421BCD码的是（ ）A、0101 B、1000 C、0111 D、1100 27. 下列四个数中最大的数是( )
A、(AF)16 B、(001010000010)8421BCD C、(10100000)2 D、(198)10
n
n?10 C、2n?1 D、2n?2
1
28. 8421BCD码01100010表示的十进制数为（ ）、15 B、98 C、62 D、42 29. 带符号位二进制数00011010（+26）的补码是（ ）
A11100101 B 00011010 C 11100110 D 01100110 30. 带符号数二进制数10011010（-26）的补码是（ ）
A 00011010 B 11100101 C11100110 D 11100111 31. 带符号数00101101（+45）的补码是（ ）
A 00101101 B 11010010 C11010011 D 01010011 32. 带符号数10101101（-45）的补码是（ ）
A 00101101 B 11010010 C11010011 D 01010011 33. 将十进制整数转换为二进制整数，采用的方法是（ ）
A 乘2取整 B 除2取余 C 按权展开 D 除16取余 34. 将十进制小数转换为二进制小数，采用的方法是（ ）
A 乘2取整 B 除2取余 C 按权展开 D 除16取余 35. 将二进制数转换为十进制数，采用的方法是（ ）
A 乘2取整 B 除2取余 C 按权展开，然后按十进制规则相加 D 除16取余 二、多项选择
1. 与十进制数（53.5）10等值的数或代码为（ ）
A、(0101 0011.0101)8421BCD B、(35.8)16 C、(110101.1)2 D、(65.4)8 2. 与八进制数(47.3)8等值的数为（ ）
A、(100111.011)2 B、(27.6)16 C、(27.3 )16 D、(100111.11)2
3. 下列哪些属于8421BCD码（ ） A、0000 B、1111 C、0111 D、1100 三、判断题：正确： “√”，错误：“×”。 1. 八进制数（12）8比十进制数（12）10小。（ ）Y 2. 用二进制码表示一个十进制数的代码称为BCD码（ ）Y 3. 十进制数12用8421BCD码表示为1100。（ ）N 4. 二进制数1+1之和等于10。（ ）Y 5. 逻辑量1+1之和等于10。（ ）N 6. 逻辑量1+1之和等于1。（ ）Y
7. 二进制数(111010010)2转换成十六进制数是（1D2）16。（ ）Y 8. 二进制数(111010010)2转换成十六进制数是（E90）16。（ ）N 9. （256）10＝（10011）2 ( )N 10. (00101111)2=(2F)16 ( )Y 11. （47）10＝（101111）2 ( )Y
第2章 逻辑代数基础
一、单项选择
2
1. A为逻辑变量，当n个A逻辑相加时，结果为（C）。 A、1 B、nA C、A D、0 2. 下列关于异或运算的式子中，不正确的是( B )
A、A?A?0 B、A?A?0 C、A?0?A D、A?1?A
3. 当 A=B=0时，能实现Y=1的逻辑运算为：（ D ） A、Y=AB B、Y=A+B C、Y=A?B D、Y?A?B
4. 下列哪种逻辑表达简化结果是错误的： （ A ） A、 A+1=A B、 A+AB=A C、 A+A= A D、 AA
= A
5. 逻辑表达式A+A=（ A ）。 A、 A B、2A C、1 D、0 6. 逻辑表达式A+AB=（ A ）。 A、A B、AB C、A+B D、B 7. 逻辑表达式A?8. 逻辑表达式
AB?（C ）。 A、A B、AB C、A+B D、A?B
A?0?（ B ）。 A、A B、0 C、1 D、B
9. 逻辑表达式A+1=（ B ）。 A、A B、1 C、0 D、B 10.
A?B?（ C ）。 A、A?B B、A?B C、ΑΒ D、AB
11. ABC?ABC?AB?（ A ）。 A、A B、B C、12. AB?13. ABAB D、AB
AC?BD?（ ）。 A、A?B B、AC?BD C、A?B D、AB
?AB?（C ）。 A、A?B B、A?B C、A?B D、A☉B
14. 当逻辑函数有n个变量时，共有（ D ）个变量取值组合？ A、n B、2n C、n2 D、2n 15. A+BC=（ C ）。 A、A+B B、A+C C、（A+B）（A+C） D、B+C
16. 对于n个逻辑变量，有（ D ）个最小项。 A、 n B、 2n C、 n2 D、 2n 17. 下列关于卡诺图化简法的说法中，正确的是（C ）
A、圈的面积越小，化简结果越简单 B、圈的数目越多，可消去的变量越多。 C、最小项可以被多次使用。 D、最简结果总是唯一的
18. 一个班级中五个班委委员，如果要开班委会，必须这五个班委委员全部同意才能召开，其逻辑关系属于（A）
A、与逻辑 B、或逻辑 C、非逻辑 D、与非逻辑
19. 具有相邻性的8个最小项可以合并并消去（C ）个因子。A、1 B、2 C、3 D、4 20. 指出下列各式中哪个是四变量A，B，C，D的最小项（ C ）
A、ABC B、A+B+C+D C、ABCD D、A+B+D 21. 与逻辑函数F=A相等的是（ C ） A、
A?1 B、 A?A C、A?0 D、A?1
22. 逻辑函数
F?(A?B)(B?C)(A?C)的最小项标准形式为( A )。
A.F(ABC)??(0,2,3)B.F(ABC)??(1,4,5,6,7)C.F(ABC)??(0,2,3,5)D.F(ABC)??(0,1,5,7)A、A B、A?A B C、A?
23. 已知逻辑函数Y=AB+A?B+?A?B，则Y 的最简与或表达式为（B ）。
B D、A?B
3
24. 逻辑函数
Z(A,B,C)?AB?AB?C中包含( B )最小项。 A、 4个 B、 5个 C、 6个 D、 7个
25. 下列各式是4变量A、B、C、D的最小项的是 （A ） 。
A、ABCD B、AB(C+D) C、A?B?C?D D、A+B+C+D 26. 四个逻辑变量的取值组合共有（B ） 。 A、8 B、16 C、4 D、15 27. 已知逻辑函数F?A B?AB，是函数值为1的A，B取值组合是（ a ）。
A、00，11 B、01，00 C、01，10 D、01，11 28. 和逻辑式
相等的是（ c ）。 A、ABC B、1+BC C、A D、
29. 逻辑函数F(A,B,C)=AB?BC?AC的最小项标准式为（ d ）。
A、F(A,B,C)=∑m(0,2,4) B、F(A,B,C)=∑m(1,5,6,7) C、F(A,B,C)=∑m (0,2,3,4) D、F(A,B,C)=∑m(3,4,6,7)
30. 以下表达式中符合逻辑运算法则的是（ d ）。 A、C·C=C2 B、1+1=10 C、0<1 D、A+1=1 31. 逻辑函数
F?A?(A?B)?（ a ) 。 A、B B、A C、A?B D、 A?B
32. 在何种输入情况下，“与非”运算的结果是逻辑0。（ d ）
A．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是1
33. 与门的意义是（a ） A、有0为0，全1为1 B、有1为1，全0为0 C、有0出1，全1出0 D、有1出0，全0出1 34. 或门的意义是（ b ）
A、有0为0，全1为1 B、有1为1，全0为0 C、有0出1，全1出0 D、有1出0，全0出1
35. 与非门的意义是（ c）A、有0为0，全1为1 B、有1为1，全0为0 C、有0出1，全1出0 D、有1出0，全0出1 36. 或非门的意义是（ d）
A、有0为0，全1为1 B、有1为1，全0为0 C、有0出1，全1出0 D、有1出0，全0出1 37. 异或门的意义是（d ）
A、有0为0，全1为1 B、有1为1，全0为0 C、相同为1，相异为0 D、相异为1，相同为0 38. 如图所示电路的逻辑功能相当于（ a ） A、与非门 B、或非门 C、异或门 D、同或门
A B & ?1 F ?1
39. 在（ a ）输入情况下，或非运算的结果为1 。
A、全部输入为0 B、全部输入为1 C、任一输入为0 D、任一输入为1 40. 二输入端的或非门，其输入端为A、B，输出端为Y,则其表达式Y=（ ）。
A、AB B、AB C、A?B D、A?B
41. 门电路的输入信号A和B以及输出信号Z如图所示，则该门电路可实现（ ）逻辑功能。
4
A、或 B、或非 C、异或 D、同或
ABZ
42. 个两输入端的门电路，当输入为1和0时，输出不是1的门是（c ）。
A、与非门 B、或门 C、或非门 D、异或门
43. 一个四输入端与非门，使其输出为0的输入变量组合有（a ）种。
A、15 B、7 C、3 D、1
44. 逻辑函数的表示方法有多种，下面（ ）是唯一的。 A、逻辑函数式 B、卡诺图 C、逻辑图 D、文字说明
45. A?0?（ a ） A、A B、A C、0 D、1
A C、0 D、1
46. A?1?（ b ） A、A B、47. A?A48. A?A?（ d ） A、A B、A C、0 D、1
?（ c ） A、A B、A C、0 D、1
49. 电路如图所示，设开关闭合为1、断开为0；灯亮为1、灯灭为0。F 对开关A、B、C的逻辑函数表达式为（ c ）。
E A B C R F 1
FA、1 ?ABCB、
F1?C(A?B) C、F1?ABC D、F1?C(A?B)
50. 电路如图所示，设开关闭合为1、断开为0；灯亮为1、灯灭为0。F 对开关A、B、C的逻辑函数表达式为（d ）。
A B E C F 2
Ａ、
F2?C(A?B) Ｂ、F2?ABC Ｃ、F2?ABC D、F2?C(A?B)
51. 在正逻辑条件下，如图所示逻辑电路为( ) 。 A、“与”门 B、“或”门 C、“非”门 D、“与非”门
5
+12VRAFB
52. 最简与或式的标准是（ c ）
A、表达式中乘积项最多,且每个乘积项的变量个数最多 B、表达式中乘积项最少,且每个乘积项的变量个数最多 C、表达式中乘积项最少,且每个乘积项的变量个数最少 D、表达式中乘积项最多,且每个乘积项的变量个数最多
53. 对4个输入变量的逻辑函数来说,共有最小项的个数是（d ） A、8 B、12 C、14 D、16 54. 3个输入变量的卡诺图,共有小方格的个数是：（a ）A、8 B、10 C、12 D、16 55. 用逻辑函数卡诺图化简中,四个相邻项可合并为一项,它能（ c ）
A、消去1个表现形式不同的变量,保留相同变量 B、消去4个表现形式不同的变量,保留相同变量 C、消去2个表现形式不同的变量,保留相同变量 D、消去3个表现形式不同的变量,保留相同变量 56. 函数F(A,B,C)=AB+BC+AC的最小项表达式为：（b ）
A、F(A,B,C)=∑m（0，2，4） B、F(A,B,C)=∑m（3，5，6，7） C、F(A,B,C)=∑m（0，2，3，4） D、F(A,B,C)=∑m（2，4，6，7） 57. 若F?AB?C?D，则F的对偶函数式为（C ）
A、A?BCD B、AB（C?D） C、(A?B)CD D、
（A+B）CD
58.
F1?AB?AB和，F2?AB?AB两函数的关系为：
（C ）
A、相同 B、对偶 C、反函数 D、无关系
59. 两输入端的与非门，输入端分别接A、B，若A接高电平，则输出Y为（ D）。
A、1 B、0 C、B D、B 60. 函数F?A⊙B的表达式还可以写成（ C ）。A、A?B B、A+B C、AB?AB D、AB?AB61. 函数F?A?B的表达式还可以写成（ D ）。A、A?B B、A+B C、AB?AB D、AB?AB62. 函数
F?ABC?(A?B?C)的逻辑值为（ B ） A、0 B、1 C、ABC D、A?B?C
63. 下列逻辑运算式，等式成立的是（D ） A、A+A=2A B、A?A?A2 C、A+A=1 D、A+1=1
6
64. 若已知某函数真值表如下，则该函数表达式为（B ） A、F?A?B B、F?AB C、F?AB?AB D、F?AB?AB
A B F 0 0 0 0 1 0 1 0 0 1 1 1
65. 在逻辑函数的卡诺图化简中，若被合并的最小项数越多（画的圈越大），则说明化简后（ C ）。
A、乘积项个数越少 B、实现该功能的门电路少 C、乘积项含因子少 D、以上都不是 66. 已知某电路的真值表如下表所示，该电路的逻辑表达式是（D ）。 A、Y=C B、Y=ABC C、Y=AB?C D、Y=AB+C
A B C Y 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1
67. 函数A?B与
A?B的关系为（A ）。
A． 互为反函数 B. 互为对偶式 C. 相等 D. 以上都不正确
68. 在数字电路中，逻辑变量的取值只有（ B ）个。A、1个 B、2个 C、3个 D、4个 69. 标准或-与式是由（B ）构成的逻辑表达式。
A、与项相或 B、最小项相或 C、最大项相与 D、或项相与
70. 逻辑函数F(A,B,C)?AB?C 的最小项标准式为（ A ）
A、F(A,B,C)?m0?m2?m3?m4?m6 B、F(A,B,C)?m1?m5?m7 C、
F(A,B,C)?m0?m1?m4?m5?m7(A,B,C)?m
D、
F0?m4?m6
71. 逻辑函数F=A?B?C?CDE?BED?ADE
的最简式为（ A ）
A、F=
A?B?C?DE B、 F=A?B?C
7
C、F= DE D、 F=
A?B?C?CDE
72. 相同出0，不同出1是（ C ）运算的逻辑功能．
A、与非 B、或非 C、同或 D、异或 73. 下列哪一项属于三变量的最小项（ C ）
A、AB B、 A+B+C C、 ABC D、AB＋C
74. 当决定某一事件的条件全部具备时，这一事件才会发生，这种逻辑关系称为（A ）
A、与 B、或 C、非 D、与非
75. 当决定某一事件的多个条件中，有一个或几个条件具备时，这一事件就会发生，这种逻辑关系称为（B ）逻辑。
A、与 B、或 C、非 D、与非
76. 下列各式是四变量A、B、C、D的最小项的为（D ）
A、
A?B?C B、A?B?C C、A?B?C?D D、ABCD
77. A，B中只要有一个为1，则F为l；仅当A，B均为0时，F才为0。该逻辑关系可用式子 ( D )表示。
A、F=AB B、F=A-B C、F=A⊙B D、F=A+B 78. 下列真值表完成的逻辑函数为( C )。
A、F=AB B、F=A-B C、F?A?B D、F=A+B
79. 已知三变量A，B，C的函数其最小项之和的形式为m1+m5，使F输出为1的输入组合有（B ）个。
A、2 B、3 C、6 D、5
80. 一只四输入端与非门，使其输出为１的输入变量取值组合有( D )种。 A、4 B、15 C、 7 D、16 81. A?1?0＝（ B ） A、A B、
A C、 0 D、1
82. 当ABC的取值为101时，下列三变量函数的最小项中，仅有（C ）=1。
A、m1 B、m3 C、m5 D、m7
83. 已知AB=1，则必定AC=（ D ）A 、0 B、1 C、A D、C 84. AB +D在四变量卡诺图中有( B )个小格是“1”。
A.、13 B、1 0 C.、6 D、5 85. 将二极管与门和晶体管反相器连接起来可以构成（ C ）
A、与门 B、 或门 C、与非门 D、 或非门
二、多项选择
1. 下列关于异或运算的式子中，正确的有( )
A、A?A?0 B、A?A?0 C、A?0?A D、A?1?A
2. 下列逻辑表达式正确的有（ ） A、 A+1=A B、 A+AB=A C、A+A= A D、AA = A 3. 下列逻辑代数运算规则成立的有（ ）。 A、A+0=A B、A+1=1 C、AA=A D、A+A=A 4. 逻辑变量的取值1和0可以表示（ ） 。
A、开关的闭合、断开 B、电位的高、低 C、真与假 D、电流的有、无
8
5. 逻辑函数的表示方法中具有唯一性的有（ ）。
A 、真值表 B、表达式 C、逻辑图 D、卡诺图
6. 与F?A?B相等的有（ ）
A、F?AB?AB B、F?AB?AB C、F?AB?AB D、F?AB?AB
7. 求一个逻辑函数F的对偶式，可将F中的（ ） 。
A 、“·”换成“+”，“+”换成“·” B、原变量换成反变量，反变量换成原变量 C、变量不变
D、常数中“0”换成“1”，“1”换成“0”
8. 在何种输入情况下，“或非”运算的结果是逻辑0。（ ）
A、全部输入是0 B、全部输入是1 C、任一输入为0，其他输入为1 D、任一输入为1
9. 若逻辑函数
F(A,B,C)??m(1,2,3,6),G(A,B,C)??m(0,2,3,4,5,7),则F和G相“与”的结果是（ ）。
A、m2+m3 B、 1 C、
AB D、 AB
10. 设两输入或非门的输入为x和y，输出为z ，当z为低电平时，有（ ）。
A、x和y同为高电平 B、x为高电平，y为低电平 C、x为低电平，y为高电平 D、x和y同为低电平11. 在何种输入情况下，“与非”运算的结果是逻辑1。（ ）
A、全部输入是0 B、任一输入是0 C、仅一输入是0 D、全部输入是1
12. 一个两输入端的门电路，当输入为1和0时，输出为1的门是（ ）。
A、与非门 B、或门 C、或非门 D、异或门
13. 下列各式哪些是四变量A、B、C、D的最小项。（ ）
A、ABCD B、ABC C、ABCD D、A?B?C?D
14. 下列各式哪些是四变量A、B、C、D的最大项。（ ）
A、ABCD B、A?B?C?D C、A+B+C+D D、A?B?C?D
15. 下列各式哪些不是四变量A、B、C、D的最小项。（ ）
A、ABCD B、ABC C、AB（C+D） D、A?B?C?D
16. 列表达式为同一个函数的是（ ）
A、F?A?B B、F?A⊙B C、F?AB?AB D、F?AB?AB
17. 下列表达式为同一个函数的是（ ）
A、F?A?B B、F?A⊙B C、F?AB?AB D、F?AB?AB
18. 下列表达式中与AB相同的是（ ） A、A?B B、A?B C、A?B?B D、AB?A 19. 若A+B=A+C，则下列说法错误的是（ ）
A、B一定等于C B、B一定不等于C C、A=0时，B一定等于C D、A=1时，B一定不等于C
20. 关于最小项说法正确的有（ ）
A、最小项是一个与式 B、 在最小项中每个变量以原变量或反变量的形式出现
9
C、每个变量在最小项中只出现一次 D、最小项是一个或项
21. 利用卡诺图化简时，应遵循的原则有（ ）
Ａ、要对函数所有的最小项画包围圈 Ｂ、包围圈的个数要最少 Ｃ、每个包围圈要尽可能大
Ｄ、最小项可以被重复使用，但每个方格群至少要有一个最小项与其它方格群不重复
22. 利用卡诺图化简逻辑函数的步骤主要有（ ）
Ａ、作出逻辑函数的卡诺图 Ｂ、画圈合并最小项
Ｃ、将每个包围圈所得的乘积项相加，得最简与或表达式 Ｄ、将卡诺图中的方格全部写上１
23. 基本逻辑运算包括（ ）
A、与运算 B、或运算 C、非运算 D、微分运算
24. 最简与或表达式的最简指的是（ ）
A、表达式中乘积项的个数最少
B、每个乘积项中因子（即变量）个数最少 C、对应真值表中1最少 D、表达式中没有反变量
25. 下列关于最小项的说法中，正确的有（ ）
A、最小项中的变量都以原变量或反变量的形式出现。 B、同一变量的原、反变量不能出现在一项中。 C、最小项中要包含所有的变量。 D、最小项中的变量不能以反变量的形式出现。
26. 下列关于异或运算的式子中，正确的有( )
A、A?A=0 B.、A?A=0 C、A?0=A D、A?1=A
27. 下列关于最小项的说法中，正确的有（ ）
A、最小项中的变量都以原变量或反变量的形式出现。 B、同一变量的原、反变量不能出现在一项中。 C、最小项中要包含所有的变量。 D、最小项中的变量不能以反变量的形式出现。三、判断题：正确： “√”，错误：“×”。
1. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。（ ）
2. 逻辑“1”大于逻辑“0”。（ ）
3. 真值表包含了全部可能的输入值组合及其对应输出值。（ ） 4. 1001个“1”连续异或的结果是1。（）
5. 因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。（ ） 6. 异或函数与同或函数在逻辑上互为反函数。（ ）。 7. 已知A+B=A+C，则B=C。（）
8. n变量逻辑函数，其全部最小项有2n个。（ ）
9. 具有相邻性的6个最小项之和可以合并成一项并消去3个因子。（ ） 10. 卡诺图中相邻的两个小方格可以合并成一项并消去1个自变量因子。（ ）
10
11. 一个逻辑函数化简的结果是唯一的。（ ）
12. 若两个函数具有相同的真值表，则两个逻辑函数必然相等。（ ） 13. 若两个函数具有不同的真值表，则两个逻辑函数必然不相等。（ ） 14. 若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。（ ）
15. 逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它本身。（ ） 16. 逻辑函数Y?AB?AB?BC?BC已是最简与或表达式。（ ）
AB?A?B?AB成立，所以AB?AB?A?B成立。（ ）
17. 因为逻辑表达式AB?AB?18. 1000个“1”连续异或的结果是1。（ ） 19. 若两函数相等，则其对偶式也相等。（ ） 20. 真值表能反映逻辑函数最小项的所有取值。（ ）
21. 对于任何一个确定的逻辑函数，其函数表达式和逻辑图的形式是唯一的。（ ）22. 因为A（A+B）=A，所以A+B=1。（ ） 23. 一个确定的逻辑函数，其真值表是唯一的。（ ） 24. 一个确定的逻辑函数，其逻辑图是唯一的。（ ）
25. 一个确定的逻辑函数，其逻辑图的形式可以有多种。（ ） 26. 卡诺图化简时，任意项就是指最大项（ ） 27. 化简时，任意项既可以看作1也可以看作0（ ） 28. 一个最小项只能被使用一次，不能重复使用。（ ）
29. 卡诺图化简时一个最小项可以被重复使用，但是每重复一次必须有新1出现。（ 30. 因为每个变量有两种取值可能，所以4变量的卡诺图有8个小方格。（ ） 31. 因为每个变量有两种取值可能，3变量的卡诺图有8个小方格（ ）。 32. 利用卡诺图化简逻辑函数时，每个小方格只能被圈一次。（ ） 33. 用卡诺图化简时，要注意选择最少的圈数覆盖全部最小项。（ ） 34. 因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。（ ） 35. 逻辑变量的取值，1比0大。（ ）。
第3章 门电路
一、单项选择题： 1. 图示逻辑电路为( )。
A、“与非”门 B、 “与”门 C、 “或”门 D、 “或非”门
?U?UCCCCRCFARRKBRBC?UBB
2. 在开关电路中，三极管工作在（ ） A、 饱和区 B、 放大区 C、 截止区 D、 ） 饱和区或截止区
11
3. 示门电路的逻辑表达式为（ ）。 A、F?A?B B、F?AB C、F?A?B D、F?AB
4. 集电极开路的与非门即OC门的用途是（ ）
A、实现禁止控制 B、提高开关速度 C、提高抗干扰能力 D、实现线与
5. 图示门电路的逻辑表达式为（ ）。
A、F=A+B B、F=AB C、F?A?B D、F?AB
6． 图示门电路的逻辑表达式为（ ）。
A、F?A?B B、F?AB C、A⊙B D、A?B
7． 图示逻辑电路的逻辑式为（ ）。
A、F?A?B?C B、F?A?B?C C、F?ABC D、F?ABC
二、多项选择
1. TTL与门多余的输入端的处理方法（ ）
A、悬空 B、接高电平 C、并接到一个已经被使用的输入端上 D、接地
2. 下列器件可以当做反相器使用的有（ ） A、与非门 B、或非门 C、异或门 D、与门 3. 下列表达式可以正确表示图示逻辑电路的有（ ）
A、F?A?B B、F?A⊙B C、F?AB?AB D、F?AB?AB
4. 对于TTL与非门闲置输入端的处理，可以（ ）。
A、接电源 B、通过电阻3kΩ接电源 C、接地 D、与有用输入端并联
5. 三态门的三个状态是（
）
A、0 B、1 C、高阻态 D、低阻态
三、判断题：正确： “√”，错误：“×”。
12
1. 利用三态门可以实现总线结构。（ ） 2. TTL与非门的多余输入端可以接固定高电平。 3. 与非门可以用作反相器。
4. 三极管开关电路中，三极管工作在饱和和截止状态。 5. 与非门不可以用作反相器。 6. 或非门可以用作反相器。 7. 或非门不可以用作反相器。
8. 几个集电极开路与非门的输出端直接并联可以实现线与功能。Y9. （256）10＝（10011）210. 与非门的输入端加有低电平时，其输出端恒为高电平。 11. 或非门的输入端加有高电平时，其输出端恒为高电平。 12. CMOS或非门与TTL或非门的逻辑功能完全相同。（ ）
13. 三态门的三种状态分别为：高电平、低电平、不高不低的电压。（ ） 14. 一般TTL门电路的输出端可以直接相连，实现线与。（ ） 15. CMOS OD门（漏极开路门）的输出端可以直接相连，实现线与。（ ） 16. TTL OC门（集电极开路门）的输出端可以直接相连，实现线与。（ ） 17. 普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。（ ） 18. 两输入端四与非门器件74LS00与7400的逻辑功能完全相同。（ ） 19. 当TTL与非门的输入端悬空时相当于输入为逻辑1。（ ）
( )
第4章 组合逻辑电路
一、单项选择题：
1. 4个输入端的译码器，其输出端最多为（ C ） A、4 B、8 C、16 D、24
2. 下列器件不可以用来实现逻辑函数
Z?f(A,B,C)??m?0，1，5，6?的是（ ）
A、四选一数据选择器 B、八选一数据选择器 C、全加器 D、与非门
3. 八选一数据选择器，其数据选择端（地址端）有( C )。 A、1 B、2 C、3 D、8
4. 欲对全班43个学生以二进制代码编码表示，最少需要二进制码的位数是（ B ）。 A、5 B、6 C、8 D、43
5. 在下列逻辑电路中，不是组合逻辑电路的有(D )。 A、译码器 B、编码器 C、全加器 D、寄存器
6．一个8选一数据选择器的数据输入端有( D ) 个。 A、1 B、2 C、3 D、8 7．既考虑低位进位，又考虑向高位进位，应选用（ C ）。A、 编码器 B、 半加器 C、 全加器 D、计数
器
8．七段显示译码器，当译码器七个输出端状态为abcdefg=1111001时（高点平有效），译码器输入状态（8421BCD码）
应为( B )。 A、0011； B、0110； C、0101； D、0100
9．一个4选1数据选择器，其地址端（选择控制端）的个数应是（ A ）个。 A、2 B、1 C、4 D、8 10．下列不属于组合电路的是（C ） A、编码器 B、译码器 C、计数器 D、加法器 11. 下列器件属于组合电路的是（C ） A、计数器 B、寄存器 C、译码器 D、触发器 12. 分析如图所示电路，其反映的逻辑关系是：( )
A、与非关系；B、异或关系；C、同或关系；D、或关系；
13
13. 在函数F=AB+CD的真值表中，F=1的状态有多少个？（ ）。 A、2 B、4 C、6； D、7； 14． 如图所示电路，实现的逻辑功能为（ ） A、异或 B、与逻辑 C、或逻辑 D、同或
15. 若对40个字符进行二进制代码编码，则至少需要( )二进制。
A、 40位 B、 4位 C、 6位 D、 10位
16. 组合逻辑电路通常由（ ）组合而成。 A、门电路 B、触发器 C、计数器 D、寄存器 17. 8线-3线优先编码器的输入为I0-I7 ，当优先级别最高的I7有效时，其输出
A、111 B、010 C、000 D、101
Y2Y1Y0的值是（ ）
。
18. 比较两个一位二进制数A和B,当A=B时输出F=1,则F的表达式是（）。
A、F=AB B、
C、
D、F=A⊙B`
19. 设某函数的表达式F=A+B,若用四选一数据选择器来设计，则数据端D0D1D2D3的状态是（ ）。(设A为高位)
A、0111 B、1000 C、1010 D、0101
20. 若在编码器中有50个编码对象，则要求输出二进制代码位数为（ ） 位。
A、5 B、6 C、10 D、50
21. 一个16选一的数据选择器，其地址输入（选择控制输入）端有( C )个。 A、1 B、2 C、4 D、16 22. 四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的逻辑表达式为Y= ( A )。
AAXAAX?A1A0X1?A1A0X2?A1A0X3AAXAAXA、100 B、100 C、101 D、103
23. 用四选一数据选择器实现函数Y=A1A0?A1A0，应使 。
A、D0=D2=0，D1=D3=1 B、D0=D2=1，D1=D3=0 C、D0=D1=0，D2=D3=1 D、D0=D1=1，D2=D3=0
24. 74LS138是3线-8线译码器，译码输出为低电平有效，若输入A2A1A0=100时，输出
Ａ、00010000 B、11101111 C、11110111 D、00001000
=（ a）。
，STB?STC?0时，地址码AAA=101，则对应的输出
25. 已知3线-8线译码器74LS138的输入三个使能端STA?1210
为0的是：（ ） A、
Y0 B、Y5 C、
Y2 D、
Y7
，STB?STC?0时，地址码AAA=111，则对应的输出26. 已知3线-8线译码器74LS138的输入三个使能端STA?1210
14
为0的是：（ ） A、
Y0 B、Y5 C、
Y2 D、
Y7
，STB?STC?0时，地址码AAA=011，则输出27. 已知3线-8线译码器74LS138的输入三个使能端STA?1210Y7~Y0是（ ） A、11111101 B、10111111 C、11110111 D、11111111
29. 属于组合逻辑电路的是（ ）A、触发器 B、全加器 C、移位寄存器 D、计数器
30. 如图所示电路的逻辑表达式为（ ）。 A、F?AB B、F?BC C、F?AC D、F?ABC
AB&C&&F1
31. 将F?AB?AC?ABC化为最简与或式，结果是（ ）
A、A B、BC C 、AC+A D、AB+A
32. F?AB?AC?BC化简的结果是( )
A、
AB?AC
B、 AB C、AC D、 BC
33. 四选一数据选择器，AB为地址信号，D0=1，D1=C ，D2=C，D3=0，当AB=00时，输出F=（
A、1 B、 C C、C D、 0
34. 四选一数据选择器，AB为地址信号，D0=1，D1=C ，D2=C，D3=0，当AB=１１时，输出F=（
A、1 B、 C C、C D、 0
35. 四选一数据选择器，AB为地址信号，D0=1，D1=C ，D2=C，D3=0，当AB=0１时，输出F=（）A、1 B、 C C、C D、 0
36. 四选一数据选择器，AB为地址信号，D0=1，D1=C ，D2=C，D3=0，当AB=１0时，输出F=（
A、1 B、 C C、C D、 0
37. 当R=“0”，S=“1”时，钟控RS触发器（ ）。
A、 置“0” B、 置“1” C、保 持 原 状 态 D、状态不确定
38. 101键盘的编码器输出( )位二进制代码。
A.2 B.6 C.7 D.8
39. 同步时序电路和异步时序电路比较，其差异在于后者（ ）。
A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关
）
）
）
15
40. 组合逻辑电路中，（ ）是3线-8线译码器。
A 74HC138 B 74LS147 C74LS161 D 74LS160
41. 如果以高电平表示逻辑1，以低电平表示逻辑0，这种表示方法为（ ）
A正逻辑 B 负逻辑 C 与逻辑 D或逻辑
42. 如果以高电平表示逻辑0，以低电平表示逻辑1，这种表示方法为（ ）
A正逻辑 B 负逻辑 C 与逻辑 D或逻辑 43.
二、多项选择
1. TTL与门多余的输入端的处理方法（ ）
A、悬空 B、接高电平 C、并接到一个已经被使用的输入端上 D、接地
2. 下列器件可以用来实现逻辑函数
Z?f(A,B,C)??m?0，1，5，6?的是（ ）
A、四选一数据选择器 B、八选一数据选择器 C、全加器 D、与非门
3. 下列属于组合电路的是（ ）A、编码器 B、译码器 C、计数器 D、加法器
4. 下列器件不属于组合电路的是（ ） A、计数器 B、寄存器 C、译码器 D、编码器 5. 下列电路中不具有记忆功能的是（ ）。A、编码器 B、译码器 C、计数器 D、半加器 6. 在下列逻辑电路中，属于组合逻辑电路的有（ ）。A、译码器 B、编码器 C、全加器 D、寄存器7. 关于组合电路说法正确的是（）
A、 组合逻辑电路当前的输出仅仅取决于当前的输入 B、计数器、寄存器都是组合逻辑电路的典型电路 C、门电路是组合电路的基本组成单元 D、组合逻辑电路不含有记忆单元
8. 逻辑函数的表示方法有（
）
A真值表 B 逻辑函数式 C 逻辑图 D 波形图
9. 集成芯片（ ）是显示译码器
A 74HC138 B 74HC147 C 7447 D 7448
三、判断题：正确： “√”，错误：“×”。
1. 组合逻辑电路没有记忆功能。
2. 优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。
3. 共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。 4. 八选一数据选择器的地址输入（选择控制）端有8个。 5. 要对16个输入信号进行编码，至少需要4位二进制码。 6. 组合逻辑电路t时刻状态和t-1时刻该电路的状态有关。
7. 组合逻辑电路任何时刻的输出不仅与该时刻的输入状态有关，还与先前的输出状态有关。 8. 全加器是实现两个1位二进制数相加并考虑低位进位的逻辑电路。 9. 实现同一逻辑功能的逻辑电路可以不同。 10. 用两片74138可扩展成4线-16线译码器。 11. 用数据选择器可实现时序逻辑电路。 12. 逻辑变量的取值，1比0大。（ ）。 13. 编码与译码是互逆的过程。（ ）
14. 二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。（ ） 15. 液晶显示器的优点是功耗极小、工作电压低。（ ） 16. 数据选择器和数据分配器的功能正好相反，互为逆过程。（ ）
16
17. 组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。（ ） 18. 组合电路不含有记忆功能的器件。（ ）
19. 在优先编码器中，当几个输入信号同时出现时，电路同时对这几个信号进行编码。（ ） 20. 普通编码器中，允许同时输入两个以上的编码信号，编码器对优先权最高的一个进行编码。（ ） 21. 1位加法器中，如果不考虑来自低位的进位直接将两个1位二进制数相加，称为全加器。（ ）
第5章 触发器
一、单项选择
1.对于同步触发的D型触发器，要使输出为1 ，则输入信号D满足（ , ）
A、D=1 B、D=0 C、不确定 D、D=0或D=1
2. 当J=0，K=0时，钟控JK触发器的次态输出为 （ ）。
A、现态不变 B、1 C、现态取反 D、0
3. 基本RS触发器在触发脉冲消失后，输出状态将（ ）
A、随之消失 B、发生翻转 C、恢复原态 D、保持现态
4. 激励信号有约束条件的触发器是（） A、RS触发器 B、D触发器 C、JK触发器 D、T触发器 5. 为了使触发器克服空翻与振荡，应采用 （ ）。
A、CP高电平触发 B、CP低电平触发 C、CP低电位触发 D、CP边沿触发
6. 对于J-K触发器，若J=K，则可完成（ ）触发器的逻辑功能。
A、R-S； B、D； C、T； D、T’
7. 如果J=K=1，每次出现时钟脉冲时，JK触发器都要（ ）A、置1 B、置0 C、保持 D、翻转
n?1nQ?Q8. 欲使JK触发器按工作，可使JK触发器的输入端（; ）。
A、J?K?0 B、J?Q，K?Q C、J?Q，K?0 D、J?K?1
n?1nQ?Q9. 满足特征方程的触发器称为（ ）。A、D触发器 B、JK触发器 C、T触发器 D、T’触发器
10. 要使JK触发器在时钟脉冲作用下的次态与现态相反，JK的取值应为( )
A、00 B、11 C、01 D、01或10
n?1nQ?Q11. 欲使JK触发器按工作，可使JK触发器的输入端（ ）。
A、J，K?Q D、J?Q，K?0 ?K?0 B、J?Q，K?Q C、J?Q12. 一个T触发器，在T=1时，加上时钟脉冲，则触发器（ ）。A、保持原态 B、置0 C、置1 D、翻转
13. 同步RS触发器不允许输入的变量组合RS为( ) A、00 B、01 C、10 D、11 14. 对于Ｄ触发器，若CP脉冲到来时所加的激励信号Ｄ＝１，可以使触发器的状态（ ）
A、由0变0 B、由×变0 C、由×变1 D、由1变0
15. 使同步RS触发器置0的条件是RS为（ ） A、00 B、01 C、10 D、11
16. 主从JK触发器是（ ） A、在CP上升沿触发 B、在CP下降沿触发 C、在CP=1时触发 D、与CP无关 17. 若JK触发器的原状态为0，欲在CP作用后仍为0状态，在激励JK应为（ ）
A、J=0，K=0 B、J=1，K=1 C、J=0，K=X D、J=X，K=X （注：X表示0、1均可）
18. T触发器的特征方程为（ ）
17
n?1nnn?1nn?1nnn?1nQ?TQQ?TQQ?TQ?T QQ?TQ?T QA、 B、 C、 D、
19. 将D触发器转换成T触发器，则应令（ ）
A、
T?D?Q B、D?T?Q C、D?T?Q D、T?D?Q
n?1nQ?QQ20. 对于D触发器，欲使，应使输入D=（ ） 。 A、0 B、1 C、Q D、
21. 对于JK触发器，若J=K，则可完成（ ）触发器的逻辑功能。A、RS B、D C、T D、Tˊ 22. 欲使D触发器按Qn?1Q?Qn工作，应使输入D=（ ）
。A、0 B、1 C、Q D、
23. 下列触发器中，没有约束条件的是（ ）。
A、基本RS触发器 B、主从RS触发器 C、同步RS触发器 D、边沿D触发器
24. 为实现将JK触发器转换为D触发器，应使（ ） 。
A、J=D，K=D B、K=D，J=D C、J=K=D D、J=K=D
25. 边沿式D触发器是一种（ ）稳态电路。 A、无 B、单 C、双 D、多 26. 钟控RS触发器当R=S=0时，Qn+1=（lk ）。 A、0 B、1 C、Qn 27. 边沿触发器输出状态转换发生在（ ）
A、CP=0期间 B、CP下降沿或上升沿 C、CP=1期间 D、与CP无关
D、Q
28. 将D触发器改造成T触发器，图示电路中的虚线框内应是（ ）。 A. 或非门 B. 与非门 C. 异或门 D. 同或
门
29. 对于钟控RS触发器，若要求其输出“0”状态，则输入的RS信号应为( )
A.RS=x0 B.RS=0x C.RS=x1 D.RS=1x 30. 已知触发器的电路结构是同步SR结构，则触发方式是（ ）
A 电平触发 B 脉冲触发 C 边沿触发 D 以上皆有可能
31. 已知触发器的电路结构是维持阻塞结构，则触发方式是（ ）
A 电平触发 B 脉冲触发 C 边沿触发 D 以上皆有可能
二、多项选择
1. JK触发器有以下哪些功能（ ）。A、翻转 B、置0 C、置1 D、保持
2. 要使JK触发器的状态由0转为1，所加激励信号JK应为（ ） A、0X B、1X C、X1 D、X0 3. 功能最为齐全、通用性最强的触发器为：（ ）
A、RS触发器 B. JK触发器 C. T触发器 D. D触发器
4. 对于T触发器，若现态Qn=0，欲使次态Qn+1=1，应使输入T=（ ）。
A、0 B、1 C、Q D、Q
5. 对于T触发器，若现态Qn=1，欲使次态Qn+1=1，应使输入T=（ ）。
18
A、0 B、1 C、Q D、Q
6. 欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端（ ）。
A、J=K=0 B、J=Q,K=Q C、 J=0,K=Q D、J=Q,K=0
7. 欲使JK触发器按Qn+1=Qn
工作，可使JK触发器的输入端（ ）。
A、J=K=1 B、 J=1,K=Q C、J=Q ,K=Q D、J=Q,K=1 8. 欲使JK触发器按Qn+1=0工作，可使JK触发器的输入端（ ）。
A、J=K=1 B、J=Q,K=Q C、J=Q,K=1 D、J=0,K=1
9. 下列触发器中，克服了空翻现象的有（ ）。
A、边沿D触发器 B、主从RS触发器 C、同步RS触发器 D、主从JK触发器 10. 下列触发器中，有约束条件的是（ ）。
A、基本RS触发器 B、主从RS触发器 C、同步RS触发器 D、边沿D触发器 11. 触发器必须具备的特点（ ）
A具有两个能自行保持的稳定状态，用来表示逻辑状态1和0 B 在触发信号的操作下，根据不同的输入信号可以置成1或0状态 C 必须由与非门电路组成 D必须由或非门电路组成
12. 电平触发方式的SR触发器，动作特点（ ）
A 仅在CLK上升沿时刻，接受输入信号 B 仅在CLK下降沿时刻，接受输入信号
C CLK=1期间，接受输入信号，并按照输入信号将触发器置成相应状态 D CLK=0期间，触发器处于保存状态。
三、判断题：正确： “√”，错误：“×”。
1. 对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。（ ）
2. JK触发器只要J，K端同时为1，则一定引起状态翻转。（ ） 3. 将D触发器的Q端与D端连接就可构成T触发器。（ ） 4. JK触发器在CP作用下，若J=K=1，其状态保持不变。（ ） 5. JK触发器在CP作用下，若J=K=1，其状态变反。（ ）
6. 使J?K?D，就可实现JK触发器到D触发器的功能转换。（ ） 7. JK触发器在CP作用下，若J=K=0，其状态保持不变。（ ） 8. JK触发器在CP作用下，若J=K=0，则触发器置0（即复位）。（ ） 9. D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能。（ ） 10. RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。（ ）
11. 同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。（ ） 12. 主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。（ ）
13. 由两个或非门构成的基本RS触发器，当R=S=0时，触发器的状态为不定。（14. 所谓上升沿触发，是指触发器的输出状态变化是发生在CP=1期间。（ ） 15. 边沿触发型D触发器的输出状态取决于CP=1期间输入D的状态。（ ） 16. 触发器具有记忆功能。（ ）
17. RS、JK、D和T四种触发器中，唯有RS触发器存在输入信号的约束条件。（ ） 18. 触发器的电路结构和触发方式之间的关系是固定的。（ ）
19
）
第6章 时序逻辑电路
一、单项选择题：
1. 下列哪种方程不是描述时序逻辑电路的（D ）
A、驱动方程 B、输出方程 C、状态方程 D、逻辑函数式方程 2. N个触发器可以构成能寄存（ D ）位二进制数码的寄存器。 A、N-1 B、N C、N+1 D、2
3. 把一个五进制计数器与一个四进制计数器串联可得到（ D ）进制计数器。
A、4 B、5 C、9 D、20 4. 在同步计数器中，各触发器状态改变时刻（ ）
A、相同 B、不相同 C、与触发器有关 D、与电平相同 5. 将一个右移4位移位寄存器的末级触发器
N
Q3端接至前级触发器D0输入端。设初态为Q0Q1Q2Q3=1101，经过5个CP
作用后的状态为（ ） A、1101 B、1110 C、1011 D、0111 6．下列逻辑电路中为时序逻辑电路的是（ C ）
A、译码器 B、加法器 C、数码寄存器 D、数据选择器 7．用4级触发器组成十进制计数器，其无效状态个数为（ D ）。
A、 不能确定 B、10个 C、8个 D、6个 8．某时序逻辑电路的波形如图所示，由此判定该电路是（B ）。
A、二进制计数器 B、 十进制计数器 C、八进制计数器 D、移位寄存器
9．如图所示逻辑电路为（ ）。 A、同步二进制加法计数器 B、异步二进制加法计数器
C、同步二进制减法计数器 D、异步二进制减法计数器
J C K RD Q K Q Q Q0 J Q
20
10．构成计数器的基本单元电路是（ ）。 A、或非门 B、与非门 C、同或门 D、触发器
11. 一个4位二进制加法计数器，初始状态是0000，当给该计数器输入23个脉冲之后，计数器的状态是（D ）。 A、1100 B、1000 C、0001 D、0111
12. 用触发器设计一个24进制的计数器，至少需要( D )个触发器。 A、3 B、4 C、6 D、5 13. 构成模256的二进制计数器，需要（C ）级触发器。 A、2 B、128 C、8 D、256 14．同步计数器是指（B ）的计数器。
A、由同类型的触发器构成 B、各触发器的时钟端连在一起，统一由计数脉冲控制 C、可用前级的输出做后级触发器的时钟 D、可用后级的输出做前级触发器的时钟
15. 由10级触发器构成的二进制计数器，其模为（ ） A、10 B、20 C、1000 D、1024 16. 利用异步清零法将同步十进制计数器74160接成六进制计数器，应该对状态（A ）进行译码。
A 0110 B 0111 C 0101 D 0100
17. 利用同步置数法将同步十进制计数器74160接成六进制计数器，如果置入的数为0000，则应该对状态（ ）进行一码。
A 0110 B 0101 C 0111 D 0100
18. 利用同步置数法将同步十进制计数器74160接成六进制计数器，如果置入的数为1001，则应该对状态（ ）进行一码。 A 0110 B 0101 C 0111 D 0100 19.
20. 下列四个数中最大的数是( ) A、(AF)16 B、(001010000010)8421BCD C、(10100000)2 D、(198)10 21. 将代码(10000011)8421BCD转换成二进制数为（B ）
A、(01000011)2 B、(01010011)2 C、(10000011)2 D、(000100110001)2
22. 十进制数4用8421BCD码表示为：（ ） A、100 B、 0100 C、 0011 D、 11 23. 下列不同进位制中最大的是（ ）。
A、（76）8 B、（1100101）2 C、（76）10 D、（76）16 24. 用8421码表示的十进制数45，可以写成（ ）。
A、 45 B、 [101101]BCD C、 [01000101]BCD D、 [101101]2
25. 下列属于8421BCD码的是（ ） A、1011 B、1111 C、0111 D、1100 26. 下列不属于8421BCD码的是（ ） A、0101 B、1000 C、0111 D、1100
27. 若4位同步二进制加法计数器当前的状态是0111，下一个输入时钟脉冲后，其内容变为（ ）
A、0111 B、0110 C、1000 D、0011
29. 若4位二进制加法计数器正常工作时，由0000状态开始计数，则经过43个计数脉冲后，计数器的状态是（ ）。 A、
0011 B、1011 C、1100 D、1010 30. 下列器件中，不属于时序逻辑电路的是（ ）。
A、计数器 B、移位寄存器 C、全加器 D、锁存器
31. 同步时序逻辑电路和异步时序逻辑电路的区别在于异步时序电路（ ）
A、没有触发器 B、没有统一的时钟脉冲控制 C、没有稳定状态 D、输出只与激励信号有关 32. 下列逻辑电路中为时序逻辑电路的是（ ）。
A、译码器 B、加法器 C、数码寄存器 D、数据选择器 33. N个触发器可以构成最大计数长度（进制数）为（ ）的计数器。
A、N B、2N C、N D、2级触发器。
A、2 B、3 C、4 D、8
35. 8位移位寄存器，串行输入时经（ ）个脉冲后，8位数码全部移入寄存器中。
21
2
N
34. 欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用（ ）
A、1 B、2 C、4 D、8
36. 某计数器的状态转换图如下，其计数的容量为（ ）。 A．八 B. 五 C. 四 D. 三
111 000 001 010 110 101 100 011
37. 计数器除了可以计数外，还可以作为（ ）。
A、编码器 B、译码器 C、寄存器 D、分频器
38. 既可以作为加法计数器又可以作为减法计数器的称为（ ）。
A、同步计数器 B、异步计数器 C、可逆计数器 D、可变计数器 39. 某计数器的输出波形如图1所示，该计数器是________进制计数器。（ ）
A、五进制 B、 六进制 C、七进制 D、八进制 40. 时序逻辑电路的一般结构由组合电路与（ ）组成。
A、全加器 B、存储电路 C、译码器 D、选择器
41. 存储8位二进制信息要（ ）个触发器。 A.2 B.3 C.4 D.8 42. 同步计数器和异步计数器比较，同步计数器的显著优点是（ ）。
A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制。 43. 一位8421BCD码计数器至少需要（ ）个触发器。
A.3 B.4 C.5 D.10
44. 某电视机水平-垂直扫描发生器需要一个分频器将31500HZ的脉冲转换为60HZ的脉冲，欲构成此分频器至少需要（ ）
个触发器。
A.10 B.60 C.525 D.31500
45. 某移位寄存器的时钟脉冲频率为100KHZ，欲将存放在该寄存器中的数左移8位，完成该操作需要（ ）时间。
A.10μS B.80μS C.100μS D.800ms
46. 集成芯片（ ）是同步十进制加法计数器。 A 74161 B 74160 C 74LS191 D 74LS190 47. 集成芯片（ ）是4位同步二进制加法计数器。A 74161 B 74160 C 74LS191 D 74LS190 48. 74LS194A是（ ）
A 双向移位寄存器 B 同步十进制加法计数器 C 同步十六进制加法计数器 D 数据比较器 49. 欲构成29进制加法计数器，需要用（ ）片74160。 A 1 B 2 C 3 D 29
二、多项选择题
22
1. 若用JK触发器来实现特性方程为Qn?1?AQn?AB，则JK端的方程为（ ） 。
A、J=AB，K=A?B B、J=AB，K=AB C、J=A?B，K=AB D、J=AB，K=AB
2. 计数器可以实现下列哪几个功能( )。 A、计数 B、分频 C、定时 D、移位 3. 下列说法正确的有（ ）。
A、触发器是一种具有记忆功能的基本逻辑单元
B、门电路的输出状态不仅和当时的输入有关，还和以前的输出状态有关 C、寄存器属于时序逻辑电路中的一种 D、门电路同触发器一样也具有记忆功能
4. 根据计数过程中数字的增减趋势，计数器可分为（ ）
A、加法计数器 B、减法计数器 C、可逆计数器 D、同步计数器 5. 下列关于时序逻辑电路的说法中，正确的是（ ）
A 时序逻辑电路通常由组合电路和存储单元组成
B 时序逻辑电路中的存储单元通常由触发器组成，具有记忆功能 C 时序逻辑电路中必须具备存储单元
D电路的输出不但与现时刻的输入有关，还与电路过去的工作状态有关 6. 下列选项中属于时序逻辑电路的描述方法的是（ ）
A 逻辑函数方程组（驱动方程、状态方程） B 状态转换表 C 状态转换图 D时序图（波形图） 7. 双向移位寄存器74LS194A的功能有（ ）
A 右移 B 保持 C 左移 D数值比较 8. 4位同步二进制计数器74161的功能有（ ）
A异步清0 B 同步置数 C 保持 D 计数 9. 同步十进制计数器74160的功能有（ ）
A异步清0 B 同步置数 C 保持 D 计数 10. 对于主从结构触发器，下列说法中正确的是（ ）
A 只有在CLK=1的全部时间里，输入状态始终未变的条件下，用CLK下降沿到达时输入的状态决定触发器的次态才肯定是对的。
B 在CLK=1的全部时间里，输入状态发生多次翻转，也可以仅根据CLK下降沿到达时输入的状态来决定触发器的次态。 C 在CLK=1的全部时间里，输入状态发生多次翻转，必须考虑CLK=1期间里输入状态的全部变化过程，才能确定CLK下降沿到达时触发器的次态。
D 主从结构触发器和下降沿触发的边沿结构触发器用法完全相同。 11. 按照计数器中的触发器是否同时翻转，可以将计数器分为( )
A 加法计数器 B 减法计数器 C 同步计数器 D 异步计数器
三、判断题：正确： “√”，错误：“×”。
1. 同步时序电路具有统一的时钟控制信号。（ ） 2. 时序逻辑电路具有记忆功能。（ ）
3. 寄存器要存放n位二进制数码时，需要2个触发器。（ ） 4. 3位二进制计数器可以构成模值为23n?1的计数器。（ ）
5. 十进制计数器最高位输出的周期是输入CP脉冲周期的10倍。（ ）
6. 计数脉冲直接控制各触发器的时钟触发端CP的计数器，称为异步计数器。（ ）
23
7. 同步时序电路中，各触发器的状态变化是同时进行的。（ ） 8. 由n个触发器级联构成的n位二进制计数器，其模为2。（ ）
9. 一个计数器在任意初始状态下如果都能进入到有效循环状态时，称其能自启动。（ ） 10. 使用3个触发器构成的计数器最多有6个有效状态。（ ） 11. 构成计数器电路的器件必须具有记忆功能。（ ） 12. 计数器还可以作定时器。（ ）
13. 将二进制计数器与五进制计数器相串联可得到十进制计数器。（ ）
14. 时序逻辑电路的输出不仅取决于当时的输入信号，而且还与电路原来的工作状态有关。（ ） 15. 计数器、寄存器通常由门电路构成。（ ） 16. 时序逻辑电路的基本构成单元是门电路。（ ）
17. 计数器、寄存器、译码器均属于常用的时序逻辑器件。（ ） 18. 用数据选择器可实现时序逻辑电路。（ ） 19. 计数器的模是指构成计数器的触发器的个数。（ ）
20. 在同步时序电路的设计中，若最简状态表中的状态数为2，而又是用N级触发器来实现其电路，则不需检查电路的自启动性。（ ）
21. 计数器的模是指对输入的计数脉冲的个数。（ ）
22. 同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。（ ） 23. 利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态SN只是短暂的过渡状态，不能稳定而是立刻变为0
状态。（ ）
24. 同步时序电路由组合电路和存储器两部分组成。（ ） 25. 时序电路不含有记忆功能的器件。（ ） 26. 同步时序电路具有统一的时钟CP控制。（ ） 27. 异步时序电路的各级触发器类型不同。（ ）
28. 把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。（ ）
29. 触发器的电路结构，只要是同步SR结构，无论逻辑功能如何，就一定是电平触发方式。（ ） 30. 同一种逻辑功能的触发器可以用不同的电路结构实现。（ ）
31. 触发器的电路结构，只要是维持阻塞结构，无论逻辑功能如何，就一定是边沿触发方式。（ ） 32. 触发器的电路结构，只要是主从结构，无论逻辑功能如何，就一定是脉冲触发方式。（ ） 33. 用异步清零法将同步十进制计数器74160接成七进制计数器，应该对状态0110进行译码。（ ）
N
n
第7章 存储器
一、单项选择题：
1. 只读存储器ROM的功能是（ ）。
A、只能读出存储器的内容，且掉电后仍保持 B、只能将信息写入存储器
C、可以随机读出或存入信息 D、只能读出存储器的内容，且掉电后信息全丢失 2. 16K×8RAM，其地址线和数据线的数目分别为（ ）。
A、8条地址线，8条数据线 B、10条地址线，4条数据线 C、16条地址线，8条数据线 D、14条地址线，8条数据线 3. 用（ ）片1k?4 的ROM可以扩展实现8k?4 ROM的功能。
A、4 B、8 C、16 D、32
4. 存储器的两个重要标志是：（ ）。
A、速度和时延 B、功耗和集成度 C、容量和价格 D、存储容量和存取时间
24
5. 关于RAM的哪个叙述不正确( )
A、 信息可读 B、 断电后原信息消失 C、 可写入信息 D、 断电后原信息保持
6．要构成容量为4K×8的RAM，需要（ ）片容量为256×4的RAM。
A、2 B、4 C、8 D、32
7．2048×8位RAM芯片，其数据线的个数是：（ ）。A、11 B、8 C、14 D、3 8．寻址容量为16K×8的RAM需要（ ）根地址线。A、4 B、8 C、14 D、16 9．若RAM的地址码有8位，行、列地址译码器的输入端都为4个，则它们的字线共有（ ）条。
A、8 B、16 C、32 D、256
10．某存储器具有8根地址线和8根双向数据线，则该存储器的容量为（ ）。
A、8×3 B、8K×8 C、256×8 D、 256×256
11. 具有16位地址码可同时存取8位数据的RAM，其存储容量为（ ）
A、16K×8 B、8K×8 C、64K×8 D、 64K×256
12. 随机存取存储器具有（ ）功能。A、读/写 B、无读/写 C、只读 D、只写 13. 只读存储器ROM在运行时具有（ ）功能。
A、读/无写 B、无读/写 C、读/写 D、无读/无写
14．只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容（ ）。
A、全部改变 B、全部为0 C、不可预料 D、保持不变
15. 随机存取存储器RAM中的内容，当电源断掉后又接通，存储器中的内容（ ）。
A、全部改变 B、全部为1 C、不确定 D、保持不变
16. 一个容量为512×1位的静态RAM具有（ ） 。
A、地址线9根，数据线1根 B、地址线1根，数据线9根 C、地址线512根，数据线9根 D、地址线9根，数据线512根
17. 某存储芯片有地址线12条，数据线8条，则该存储器的存储容量是（ ）位。
A、1024×8 B、4096×8 C、4096×4 D、2048×8
18. 512×2位RAM有地址线（ ）条 A、2 B、9 C、8 D、512 19. 1K×8位RAM有地址线（ ）条 A、3 B、8 C、10 D、210 20. 2K×1位RAM有地址线（ ）条 A、1 B、10 C、20 D、11 21. 16K×1位RAM有地址线（ ）条 A、16 B、1 C、14 D、8 22. 256×4位RAM有地址线（ ）条 A、4 B、8 C、2 D、28 23. 64K×1位RAM有地址线（ ）条 A、1 B、60 C、16 D、64 24. 512×2位RAM有数据线（ ）条 A、2 B、9 C、8 D、512 25. 1K×8位RAM有数据线（ ）条 A、3 B、8 C、10 D、210 26. 2K×1位RAM有数据线（ ）条 A、1 B、10 C、20 D、11 27. 16K×1位RAM有数据线（ ）条 A、16 B、1 C、14 D、8
28. 若存储器的容量为512Kⅹ8位，则地址代码应取（ ）
A、10位 B、12位 C、17位 D、19位 二、多项选择
1. 用若干RAM实现位扩展时，其方法是将（ ）相应地并联在一起。
A、地址线 B、数据线 C、片选信号线 D、读/写线
2. 下列关于RAM的叙述正确的是( )
A、 信息可读 B、 断电后原信息消失 C、 可写入信息 D、 断电后原信息保持
25
3. 下列关于存储器的说法正确的有（ ）。
A、存储器可以分为ROM和RAM B、ROM只能读出数据不能写入数据 C、RAM可以读出数据也可以写入数据 D、断电时ROM中的信息不会丢失
三、判断题：正确： “√”，错误：“×”。
1. RAM中的信息，当电源断掉后又接通，则原存的信息不会改变（ ）。 2. 存储器字数的扩展可以利用外加译码器控制数个芯片的片选输入端来实现。（ ） 3. RAM的访问时间和地址都不受限制，在系统运行时可任意读写数据。（ ） 4. ROM内存储的信息在系统运行中只能被读出而不能被修改。（ ）
5. 当实际存储器系统的字长超过RAM芯片的字长时，需要对RAM进行位扩展。（ ） 6. 静态和动态RAM都具有易失性。（ ） 7. RAM是一种组合逻辑电路，具有记忆功能。（ ） 8. ROM属于组合逻辑电路。（ ） 9. RAM分为静态RAM和动态RAM。（ ）
10. ROM和RAM中存入的信息在电源断掉后都不会丢失。（ ） 11. 一个容量为256×4位的RAM有4条数据线。（ ） 12. 实际中，常以字数和位数的乘积表示存储容量。（ ）
13. RAM由若干位存储单元组成，每个存储单元可存放一位二进制信息。（ ） 14. 动态随机存取存储器需要不断地刷新，以防止电容上存储的信息丢失。（ ） 15. 用2片容量为16K×8的RAM构成容量为32K×8的RAM是位扩展。（ ） 17. 所有的半导体存储器在运行时都具有读和写的功能。（ ） 18. RAM中的信息，当电源断掉后又接通，则原存的信息改变。（ ）
19. 存储器字数的扩展可以利用外加译码器控制数个芯片的片选输入端来实现。（ ） 20. PROM的或阵列（存储矩阵）是可编程阵列。（ ） 21. ROM的每个与项（地址译码器的输出）都一定是最小项。（ ） 22. PROM不仅可以读，也可以写（编程），则它的功能与RAM相同。（ ）
第10章 信号的产生与整形
一、单项选择题：
1. 多谐振荡器可产生（ ）。 A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波2. 石英晶体多谐振荡器的突出优点是（ ）。
A.速度高 B.电路简单 C.振荡频率稳定 D.输出波形边沿陡峭 3. 以下各电路中，（ ）可以产生脉冲定时。
A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.石英晶体多谐振荡器 4. 单稳态触发器的特点是（ ）
A、有两个稳定状态 B、有一个稳定状态和一个暂稳态 C、没有稳定状态 D、输出震荡波形
5. 用555定时器构成单稳态触发器，其输出脉宽为（ ）
A、0.7RC B、1.1RC C、1.4RC D、1.8RC 6．555定时器构成施密特触发器时，其回差电压为( )
26
A、 Vcc B、 Vcc/2 C、 2Vcc/3 D、 Vcc/3 7．多谐振荡器与单稳态触发器的区别之一是( )
A、前者有2个稳态，后者只有1个稳态 B、前者没有稳态，后者有2个稳态 C、前者没有稳态，后者只有1个稳态
D、两者均只有1个稳态，但后者的稳态需要一定的外界信号维持 8．多谐振荡器有（ ）
A、两个稳定状态 B、一个稳定状态，一个暂稳态 C、两个暂稳态 D、记忆二进制数的功能 9．无稳态电路就是我们通常所说的（ ）
A、单稳态触发器 B、施密特触发器 C、多谐振荡器 D、石英晶体振荡器 10．单稳态触发器的暂稳态维持时间的长短由（ ）决定 。
A、电阻元件R B、电容C C D 、触发脉冲 二、多项选择
1. 下列说法正确的是（）
A、单稳态触发器有一个暂稳态，一个稳态
B、在外加信号的作用下，单稳态触发电路能够从稳态翻转到暂稳态 C、单稳态触发器过渡到暂稳态时，经过一段时间，不能自动回到稳态
D、单稳态触发器能够产生矩形波，矩形波的宽度取决于电路的参数，与触发信号无关 三、判断题：正确： “√”，错误：“×”。
1. 方波的占空比为0.5。（ ）
2. 在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。（ ） 3. 占空比的公式为：q = t w / T，则周期T越大占空比q越小。（ ） 4. 施密特触发器可用于将三角波变换成正弦波。（ ） 5. 施密特触发器有两个稳态。（ ）
6. 石英晶体多谐振荡器的振荡频率与电路中的R、C成正比。（ ） 7. 555定时器可以构成多谐振荡器、单稳态触发器、施密特触发器。（ ） 8. 单稳触发器始终稳定在“0”状态。（ ）
9. 在输入信号激励下，产生脉冲宽度恒定的输出信号的是单稳触发器。（ ） 第11章 数模和模数转换
一、单项选择题：
1. 将模拟信号转换为数字信号，应选用（ ）。
A、 DAC电路 B、 ADC电路 C、 译码器 D、 可编程器PLD 2. ADC的功能是（ ）
A、 把模拟信号转换为数字信号 B、 把数字信号转换为模拟信号 C、 把二进制转换为十进制 D、 把格雷码转换为二进制 3. 将数字信号转换为模拟信号，应选用（ ）。
A、 DAC电路 B、 ADC电路 C、 译码器 D、 可编程器PLD
27
4. DAC的功能是（ ）
A、 把模拟信号转换为数字信号 B、 把数字信号转换为模拟信号 C、 把二进制转换为十进制 D、 把格雷码转换为二进制
5. 8位DAC电路的输入数字量为00000001时，输出电压为0.03V，则输入数字量为11001000时的输出电压为（） A、6v B、 3v C、2.16v D、2.4v
6．已知某个8位模/数转换器输入模拟电压的范围是0~5V，则输入模拟电压为3V时的转换结果为（）
A、01100110 B、10011001 C、10011010 D、01101001
7．一个无符号8位数字量输入的DAC，其分辨率为（ ）位。 A、1 B、3 C、4 D、8 8．为使采样输出信号不失真地代表输入模拟信号，采样频率系是（ ）。 A、
fsfs和输入模拟信号的最高频率fImax的关
fs≥
fImax B、
fs≤
fImax C、 ≥2
fImax D、
fs≤2
fImax
9．将一个时间上连续变化的模拟量转换为时间上断续（离散）的模拟量的过程称为（ ）。
A、采样 B、量化 C、保持 D、编码 10．用二进制码表示指定离散电平的过程称为（ ）。 A、采样 B、量化 C、保持 D、编码 11. 将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为（ ）。
A、采样 B、量化 C、保持 D、编码 12. 以下四种转换器，（ ）是A/D转换器且转换速度最高。
A、并联比较型 B、逐次逼近型 C、双积分型 D、施密特触发器
13. 一个8位DAC的分辨率为（ ）A、1/256 B、1/255 C、1/128 D、1/127 14．对于n位DAC的分辩率来说，可表示为（ ）
nn-1n
A 、 1/2 B 、 1/2 C、 1/2-1 D、1/2n+1 15. 某8位DAC的分辩率约是（ ）。 A、0.004 B 、0.04 C、 0.4 D、4 二、多项选择题
1. ADC转换电路要经过下列哪些步骤才能完成（ ） A、采样 B、保持 C、量化 D、编码 三、判断题：正确： “√”，错误：“×”。
1. D/A转换器的位数越多，能够分辨的最小输出电压变化量就越小。（ ） 2. DAC转换误差是指实际输出的模拟电压与理想值之间的最小偏差。（ ） 3. DAC的输入数字量的位数越多，分辩能力越低。（ ）
4. 权电阻网络D/A转换器的电路简单且便于集成工艺制造，因此被广泛使用。（ ） 5. D/A转换器的最大输出电压的绝对值可达到基准电压VREF。（ ）
6. D/A转换器的位数越多，能够分辨的最小输出电压变化量就越大。（ ） 7. D/A转换器的位数越多，转换精度越高。（ ）
8. A/D转换器的二进制数的位数越多，量化单位△越小。（ ） 9. A/D转换过程中，必然会出现量化误差。（ ）
10. A/D转换器的二进制数的位数越多，量化级分得越多，量化误差就可以减小到0。（ ） 11. 一个N位逐次逼近型A/D转换器完成一次转换要进行N次比较，需要N+2个时钟脉冲。（ ） 12. DAC输入的是数字量，输出为模拟量。（ ） 13. DAC输入的是模拟量，输出为数字量。（ ）
28