答：(1)主存地址空间分配

(2 )根据主存地址空间分配

最大4K 地址空间为系统程序区,选用2 片2K ×8 位ROM 芯片; 相邻的4K 地址空间为系统程序工作区,选用2 片4K ×4 位RAM 芯片; 最小16K 地址空间为用户程序区,选用2 片8K×8 位RAM 芯片。 (3)存储芯片的片选逻辑图

45

9、共有16 根地址线和8 根数据线，并用MREQ作访存控制信号，WR作读

46

写命令信号（高电平读，低电平写）。设计一个容量为32KB，地址范围为0000H~7FFFH，且采用低位交叉编址的四体并行存储器。要求：

（1）采用下图所列芯片，详细画出CPU 和存储芯片的连接图。

（2）指出图中每个存储芯片的容量及地址范围（用十六进制表示）。

答：32KB 四体结构的存储器可由4 片8K×8 位存储芯片组成，由于采用低位交叉编址，因此需用末两位地址A1 、A0 控制片选信号，用13 根地址线A14 ～A2 与存储芯片的地址线相连。满足地址范围为0000H ～7FFFH 的存储器与CPU 的连接图如图4.9 所示，图中每片存储芯片的地址范围是： 第0 片0，4，......，7FFCH 第1 片 1，5，......，7FFDH 第2 片2，6，......，7FFEH 第3 片3，7，......，7FFFH

六、

问答题

（一）、

1．已知带返转指令的含义如下图所示，写出机器在完成带返转指令时，取指阶段和执行阶段所需的全部微操作命令及节拍安排。如果采用微程序控制，需增加哪些微操作命令？

47

答：

2．一条双字长的取数指令（LDA）存于存储器的100 和101 单元，其中第一个字为操作码和寻址特征M，第二个字为形式地址。假设PC 当前值为100，变址寄存器XR 的内容为100，基址寄存器的内容为200，存储器各单元的内容如下图所示。写出在下列寻址方式中，取数指令执行结束后，累加器AC 的内容。

48