《计算机组成原理》练习题
一、 单项选择题
1．CPU响应中断的时间是__C____。
A．中断源提出请求； B．取指周期结束； C．执行周期结束； D．间址周期结束。 2．下列说法中___C___是正确的。 A．加法指令的执行周期一定要访存； B．加法指令的执行周期一定不访存；
C．指令的地址码给出存储器地址的加法指令，在执行周期一定访存； D．指令的地址码给出存储器地址的加法指令，在执行周期不一定访存。 3．垂直型微指令的特点是__C____。
A．微指令格式垂直表示； B．控制信号经过编码产生； C．采用微操作码； D．采用微指令码。 4．基址寻址方式中，操作数的有效地址是___A___。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．寄存器内容加上形式地址。
5．常用的虚拟存储器寻址系统由___A___两级存储器组成。 A．主存－辅存； B．Cache－主存； C．Cache－辅存； D．主存—硬盘。
6．DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作___A___。
A．停止CPU访问主存； B．周期挪用； C．DMA与CPU交替访问； D．DMA。 7．在运算器中不包含____D__。
A．状态寄存器； B．数据总线； C．ALU； D．地址寄存器。 8．计算机操作的最小单位时间是__A____。 A．时钟周期； B．指令周期； C．CPU周期； D．中断周期。
9．用以指定待执行指令所在地址的是__C____。 A．指令寄存器； B．数据计数器； C．程序计数器； D．累加器。 10．下列描述中___B___是正确的。
A．控制器能理解、解释并执行所有的指令及存储结果；
B．一台计算机包括输入、输出、控制、存储及算逻运算五个单元； C．所有的数据运算都在CPU的控制器中完成； D．以上答案都正确。
11．总线通信中的同步控制是___B___。 A．只适合于CPU控制的方式； B．由统一时序控制的方式；
C．只适合于外围设备控制的方式； D．只适合于主存。
1
12．一个16K×32位的存储器，其地址线和数据线的总和是__B____。 A．48； B．46； C．36； D．32。
13．某计算机字长是16位，它的存储容量是1MB，按字编址，它的寻址范围是___A___。 A．512K； B．1M； C．512KB； D．1MB。 14．以下___B___是错误的。
A．中断服务程序可以是操作系统模块；
B．中断向量就是中断服务程序的入口地址； C．中断向量法可以提高识别中断源的速度；
D．软件查询法和硬件法都能找到中断服务程序的入口地址。 15．浮点数的表示范围和精度取决于___C___ 。 A．阶码的位数和尾数的机器数形式； B．阶码的机器数形式和尾数的位数； C．阶码的位数和尾数的位数；
D．阶码的机器数形式和尾数的机器数形式。 16．响应中断请求的条件是___B___。 A．外设提出中断；
B．外设工作完成和系统允许时；
C．外设工作完成和中断标记触发器为“1”时； D．CPU提出中断。
17．以下叙述中__B____是错误的。
A．取指令操作是控制器固有的功能，不需要在操作码控制下完成； B．所有指令的取指令操作都是相同的；
C．在指令长度相同的情况下，所有指令的取指操作都是相同的； D．一条指令包含取指、分析、执行三个阶段。 18．下列叙述中___A___是错误的。
A．采用微程序控制器的处理器称为微处理器；
B．在微指令编码中，编码效率最低的是直接编码方式；
C．在各种微地址形成方式中，增量计数器法需要的顺序控制字段较短； D．CMAR是控制器中存储地址寄存器。 19．中断向量可提供__C____。
A．被选中设备的地址； B．传送数据的起始地址； C．中断服务程序入口地址； D．主程序的断点地址。
20．在中断周期中，将允许中断触发器置“0”的操作由____A__完成。 A．硬件； B．关中断指令； C．开中断指令； D．软件。 21．冯·诺伊曼机工作方式的基本特点是__B____。 A．多指令流单数据流；
B．按地址访问并顺序执行指令； C．堆栈操作；
D．存储器按内容选择地址。
22．程序控制类指令的功能是___C___。 A．进行主存和CPU之间的数据传送； B．进行CPU和设备之间的数据传送； C．改变程序执行的顺序；
2
D．一定是自动加+1。
23．水平型微指令的特点是__A____。 A．一次可以完成多个操作；
B．微指令的操作控制字段不进行编码； C．微指令的格式简短； D．微指令的格式较长。
24．存储字长是指___B___。
A．存放在一个存储单元中的二进制代码组合； B．存放在一个存储单元中的二进制代码位数； C．存储单元的个数； D．机器指令的位数。
25．CPU通过___B___启动通道。 A．执行通道命令； B．执行I/O指令； C．发出中断请求； D．程序查询。
26．对有关数据加以分类、统计、分析，这属于计算机在____C__方面的应用。 A．数值计算； B．辅助设计； C．数据处理； D．实时控制。
27．总线中地址线的作用是___C___。 A．只用于选择存储器单元； B．由设备向主机提供地址；
C．用于选择指定存储器单元和I/O设备接口电路的地址； D．即传送地址又传送数据。
28．总线的异步通信方式___A___。
A．不采用时钟信号，只采用握手信号； B．既采用时钟信号，又采用握手信号；
C．既不采用时钟信号，又不采用握手信号； D．既采用时钟信号，又采用握手信号。 29．存储周期是指___C___。 A．存储器的写入时间；
B．存储器进行连续写操作允许的最短间隔时间；
C．存储器进行连续读或写操作所允许的最短间隔时间； D．指令执行时间。
30．在程序的执行过程中，Cache与主存的地址映射是由__C____。 A．操作系统来管理的； B．程序员调度的；
C．由硬件自动完成的； D．用户软件完成。
31．以下叙述___C___是正确的。
A．外部设备一旦发出中断请求，便立即得到CPU的响应； B．外部设备一旦发出中断请求，CPU应立即响应；
3
C．中断方式一般用于处理随机出现的服务请求； D．程序查询用于键盘中断。
32．加法器采用先行进位的目的是__C____ 。 A．优化加法器的结构； B．节省器材；
C．加速传递进位信号； D．增强加法器结构。
33．变址寻址方式中，操作数的有效地址是__C____。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．寄存器内容加上形式地址。
34．指令寄存器的位数取决于___B___。 A．存储器的容量； B．指令字长； C．机器字长； D．存储字长。
35．在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于___A___。
A．同步控制； B．异步控制； C．联合控制； D．人工控制。
36．下列叙述中___B___是正确的。
A．控制器产生的所有控制信号称为微指令； B．微程序控制器比硬连线控制器更加灵活； C．微处理器的程序称为微程序； D．指令就是微指令。
37．CPU中的译码器主要用于__B____ 。 A．地址译码； B．指令译码；
C．选择多路数据至ALU； D．数据译码。
38．直接寻址的无条件转移指令功能是将指令中的地址码送入___A___。 A．PC；
B．地址寄存器； C．累加器； D．ALU。
39．DMA方式的接口电路中有程序中断部件，其作用是___C___。 A．实现数据传送；
B．向CPU提出总线使用权； C．向CPU提出传输结束； D．发中断请求。
40．下列器件中存取速度最快的是___C___ 。
4
A．Cache； B．主存； C．寄存器； D．辅存。 41．直接、间接、立即三种寻址方式指令的执行速度，由快至慢的排序是__C____。 A．直接、立即、间接； B．直接、间接、立即； C．立即、直接、间接； D．立即、间接、直接。
42．存放欲执行指令的寄存器是___D___。 A．MAR； B．PC； C．MDR； D．IR。
43．在独立请求方式下，若有N个设备，则___B___。 A．有一个总线请求信号和一个总线响应信号； B．有N个总线请求信号和N个总线响应信号； C．有一个总线请求信号和N个总线响应信号； D．有N个总线请求信号和一个总线响应信号。 44．下述说法中___C___是正确的。
A．半导体RAM信息可读可写，且断电后仍能保持记忆；
B．半导体RAM是易失性RAM，而静态RAM中的存储信息是不易失的； C．半导体RAM是易失性RAM，而静态RAM只有在电源不掉时，所存信息是不易失的。 45．DMA访问主存时，向CPU发出请求，获得总线使用权时再进行访存，这种情况称作___B___。
A．停止CPU访问主存； B．周期挪用；
C．DMA与CPU交替访问； D．DMA。
46．计算机中表示地址时，采用___D___ 。 A．原码； B．补码； C．反码；
D．无符号数。
47．采用变址寻址可扩大寻址范围，且__C____。
A．变址寄存器内容由用户确定，在程序执行过程中不可变； B．变址寄存器内容由操作系统确定，在程序执行过程中可变； C．变址寄存器内容由用户确定，在程序执行过程中可变；
D．变址寄存器内容由操作系统确定，在程序执行过程不中可变；
48．由编译程序将多条指令组合成一条指令，这种技术称做____C___。 A．超标量技术； B．超流水线技术； C．超长指令字技术； D．超字长。
49．计算机执行乘法指令时，由于其操作较复杂，需要更多的时间，通常采用____C__控制方式。
A．延长机器周期内节拍数的；
5
B．异步；
C．中央与局部控制相结合的； D．同步；
50．微程序放在___B___中。 A．存储器控制器； B．控制存储器； C．主存储器； D．Cache。
51．在CPU的寄存器中，___B___对用户是完全透明的。 A．程序计数器； B．指令寄存器； C．状态寄存器； D．通用寄存器。
52．运算器由许多部件组成，其核心部分是__B____。 A．数据总线；
B．算术逻辑运算单元； C．累加寄存器； D．多路开关。
53．DMA接口___B___。
A．可以用于主存与主存之间的数据交换； B．内有中断机制；
C．内有中断机制，可以处理异常情况； D．内无中断机制
54．CPU响应中断的时间是__C____。 A．中断源提出请求； B．取指周期结束； C．执行周期结束； D．间址周期结束。
55．直接寻址的无条件转移指令功能是将指令中的地址码送入__A____。 A．PC；
B．地址寄存器； C．累加器； D．ALU。
56．三种集中式总线控制中，___A___方式对电路故障最敏感。 A．链式查询；
B．计数器定时查询； C．独立请求； D．以上都不对。
57．一个16K×32位的存储器，其地址线和数据线的总和是__B____。 A．48； B．46； C．36； D．32．
58．以下叙述中错误的是__B____。
6
A．指令周期的第一个操作是取指令；
B．为了进行取指令操作，控制器需要得到相应的指令； C．取指令操作是控制器自动进行的； D．指令第一字节含操作码。
59．主存和CPU之间增加高速缓冲存储器的目的是__A____。 A．解决CPU和主存之间的速度匹配问题； B．扩大主存容量；
C．既扩大主存容量，又提高了存取速度； D．扩大辅存容量。
60．以下叙述__A____是错误的。
A．一个更高级的中断请求一定可以中断另一个中断处理程序的执行； B．DMA和CPU必须分时使用总线； C．DMA的数据传送不需CPU控制； D．DMA中有中断机制。
61．一条指令中包含的信息有__C____ 。 A．操作码、控制码； B．操作码、向量地址； C．操作码、地址码。
62．在各种异步通信方式中，___C___速度最快。 A．全互锁； B．半互锁； C．不互锁。
63．一个512KB的存储器，其地址线和数据线的总和是___C___。 A．17； B．19； C．27。
64．在下列因素中，与Cache的命中率无关的是 ___C___。 A．Cache块的大小； B．Cache的容量； C．主存的存取时间。
65．在计数器定时查询方式下，若计数从0开始，则___A___。 A．设备号小的优先级高；
B．每个设备使用总线的机会相等； C．设备号大的优先级高。
66．Cache的地址映象中，若主存中的任一块均可映射到Cache内的任一块的位置上，称作___B___ 。 A．直接映象； B．全相联映象； C．组相联映象。
67．中断服务程序的最后一条指令是__C____。 A．转移指令； B．出栈指令；
C．中断返回指令。 68．微指令操作控制字段的每一位代表一个控制信号，这种微程序的控制（编码）
7
方式是___B___。 A．字段直接编码； B．直接编码； C．混合编码。
69．在取指令操作之后，程序计数器中存放的是__C____。 A．当前指令的地址； B．程序中指令的数量； C．下一条指令的地址。
70．以下叙述中___A___是正确的。 A．RISC机一定采用流水技术；
B．采用流水技术的机器一定是RISC机； C．CISC机一定不采用流水技术。
71．在一地址格式的指令中，下列 是正确的__B____。 A．仅有一个操作数，其地址由指令的地址码提供； B．可能有一个操作数，也可能有两个操作数； C．一定有两个操作数，另一个是隐含的。
72．在浮点机中，判断原码规格化形式的原则是___B___。 A．尾数的符号位与第一数位不同； B．尾数的第一数位为1，数符任意； C．尾数的符号位与第一数位相同； D．阶符与数符不同。
73．I/O采用不统一编址时，进行输入输出操作的指令是__C____。 A．控制指令； B．访存指令；
C．输入输出指令。
74．设机器字长为64位，存储容量为128MB，若按字编址，它的寻址范围是___B___ 。 A．16MB； B．16M； C．32M。
75．___B___寻址便于处理数组问题。 A．间接寻址； B．变址寻址； C．相对寻址。
76．超标量技术是__B____。
A．缩短原来流水线的处理器周期；
B．在每个时钟周期内同时并发多条指令；
C．把多条能并行操作的指令组合成一条具有多个操作码字段的指令。 77．以下叙述中___B___是错误的。
A．取指令操作是控制器固有的功能，不需要在操作码控制下完成； B．所有指令的取指令操作都是相同的；
C．在指令长度相同的情况下，所有指令的取指操作都是相同的。 78．I/O与主机交换信息的方式中，中断方式的特点是___B___。 A．CPU与设备串行工作，传送与主程序串行工作；
8
B．CPU与设备并行工作，传送与主程序串行工作； C．CPU与设备并行工作，传送与主程序并行工作。
79．设寄存器内容为11111111，若它等于 +127，则为__D____。 A．原码； B．补码； C．反码； D．移码。
80．设机器数采用补码形式（含l位符号位），若寄存器内容为9BH，则对应的十进制数为___C___。 A．-27； B．-97； C．-101； D．155。
81．设寄存器内容为80H，若它对应的真值是 – 127，则该机器数是______。 A．原码； B．补码； C．反码； D．移码。
82．下列叙述中______是正确的。
A．程序中断方式中有中断请求，DMA方式中没有中断请求； B．程序中断方式和DMA方式中实现数据传送都需中断请求； C．程序中断方式和DMA方式中都有中断请求，但目的不同； D．DMA要等到指令周期结束时才进行周期窃取。
83．设机器数字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其寻址范围是______。 A．224； B．223； C．222； D．221。
84．在中断接口电路中，向量地址可通过___B___送至CPU。 A．地址线； B．数据线； C．控制线； D．状态线。
85．在程序的执行过程中，Cache与主存的地址映象是由__D____。 A．程序员调度的； B．操作系统管理的；
C．由程序员和操作系统共同协调完成的； D．硬件自动完成的。
86．总线复用方式可以___C___。 A．提高总线的传输带宽； B．增加总线的功能；
C．减少总线中信号线的数量； D．提高CUP利用率。
9
87．下列说法中正确的是___C___。
A．Cache与主存统一编址，Cache的地址空间是主存地址空间的一部分； B．主存储器只由易失性的随机读写存储器构成； C．单体多字存储器主要解决访存速度的问题；
D．Cache不与主存统一编址，Cache的地址空间不是主存地址空间的一部分。 88．在采用增量计数器法的微指令中，下一条微指令的地址___B___。 A．在当前的微指令中；
B．在微指令地址计数器中； C．在程序计数器； D．在CPU中。
89．由于CPU内部操作的速度较快，而CPU访问一次存储器的时间较长，因此机器周期通常由___B___来确定。 A．指令周期； B．存取周期； C．间址周期； D．执行周期。
90．RISC机器___B___。 A．不一定采用流水技术； B．一定采用流水技术；
C．CPU配备很少的通用寄存器； D．CPU配备很多的通用寄存器。
91．在下列寻址方式中，___B___寻址方式需要先计算，再访问主存。 A．立即； B．变址； C．间接； D．直接。
92．在浮点机中，判断补码规格化形式的原则是___C___。 A．尾数的第一数位为1，数符任意； B．尾数的符号位与第一数位相同； C．尾数的符号位与第一数位不同； D．阶符与数符不同。
93．I/O采用统一编址时，进行输入输出操作的指令是___B___。 A．控制指令； B．访存指令；
C．输入输出指令； D．程序指令。 94．设机器字长为32位，存储容量为16MB，若按双字编址，其寻址范围是___B___。 A．8MB； B．2M； C．4M； D．16M。
95．____C__寻址对于实现程序浮动提供了较好的支持。 A．间接寻址； B．变址寻址；
10
C．相对寻址； D．直接寻址。
96．超流水线技术是__A____。
A．缩短原来流水线的处理器周期；
B．在每个时钟周期内同时并发多条指令；
C．把多条能并行操作的指令组合成一条具有多个操作码字段的指令； D．以上都不对。
97．以下叙述中错误的是___B___。 A．指令周期的第一个操作是取指令；
B．为了进行取指令操作，控制器需要得到相应的指令； C．取指令操作是控制器自动进行的； D．指令周期的第一个操作是取数据。
98．I/O与主主机交换信息的方式中，DMA方式的特点是___C___。 A．CPU与设备串行工作，传送与主程序串行工作； B．CPU与设备并行工作，传送与主程序串行工作； C．CPU与设备并行工作，传送与主程序并行工作； D．CPU与设备串行工作，传送与主程序并行工作。
99．若9BH表示移码（含1位符号位）．其对应的十进制数是____A__。 A．27； B．-27； C．-101； D．101。
100．在二地址指令中___C___是正确的。 A．指令的地址码字段存放的一定是操作数；
B．指令的地址码字段存放的一定是操作数地址；
C．运算结果通常存放在其中一个地址码所提供的地址中； D．指令的地址码字段存放的一定是操作码。
101．某机字长8位，采用补码形式（其中1位为符号位），则机器数所能表示的范围是__C____。 A．-127 ～ 127； B．-128 ～ +128； C．-128 ～ +127； D．-128 ～ +128。
102．在__C____的计算机系统中，外设可以和主存储器单元统一编址，因此可以不使用I/O指令。 A．单总线； B．双总线； C．三总线；
D．以上三种总线。
103．某计算机字长是32位，它的存储容量是64KB．按字编址，它的寻址范围是___B___。 A．16KB； B．16K； C．32K；
11
D．32KB。
104．中断向量可提供__C____。 A．被选中设备的地址； B．传送数据的起始地址； C．中断服务程序入口地址； D．主程序的断点地址。
105．Cache的地址映象中 B 比较多的采用“按内容寻址”的相联存储器来实现。
A．直接映象； B．全相联映象； C．组相联映象； D．以上都有。
106．总线的异步通信方式___A___。 A．不采用时钟信号，只采用握手信号； B．既采用时钟信号，又采用握手信号；
C．既不采用时钟信号，又不采用握手信号； D．采用时钟信号，不采用握手信号。
107．在磁盘存储器中，查找时间是___A___。 A．使磁头移动到要找的柱面上所需的时间； B．在磁道上找到要找的扇区所需的时间； C．在扇区中找到要找的数据所需的时间。 D．以上都不对。
108．在控制器的控制信号中，相容的信号是__C____的信号。 A．可以相互替代； B．可以相继出现； C．可以同时出现； D．不可以同时出现。
10．计算机操作的最小单位时间是___A___。 A．时钟周期； B．指令周期； C．CPU周期； D．执行周期。
110．CPU不包括__A____。 A．地址寄存器； B．指令寄存器IR； C．地址译码器； D．通用寄存器。
111．___B___寻址便于处理数组问题。 A．间接寻址； B．变址寻址； C．相对寻址； D．立即寻址。
112．设寄存器内容为10000000，若它等于0，则为___D___。 A．原码；
12
B．补码； C．反码； D．移码。
113．若一个8比特组成的字符至少需10个比特来传送，这是___B___传送方式。 A．同步； B．异步； C．并联； D．混合。
114．设机器字长为32位，存储容量为16MB，若按双字编址，其寻址范围是 ___B___。 A．8MB； B．2M； C．4M； D．16M。
115．C 寻址对于实现程序浮动提供了较好的支持。 A．间接寻址； B．变址寻址； C．相对寻址； D．直接寻址。
116．超标量技术是___B__。
A．缩短原来流水线的处理器周期；
B．在每个时钟周期内同时并发多条指令；
C．把多条能并行操作的指令组合成一条具有多个操作码字段的指令； D．以上都不对。
117．在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于___A___。
A．同步控制； B．异步控制； C．联合控制； D．局部控制。
118．I/O与主机交换信息的方式中，中断方式的特点是__B____。 A．CPU与设备串行工作，传送与主程序串行工作； B．CPU与设备并行工作，传送与主程序串行工作； C．CPU与设备并行工作，传送与主程序并行工作； D．CPU与设备串行工作，传送与主程序并行工作。 119．当定点运算发生溢出时，应___C___ 。 A．向左规格化； B．向右规格化； C．发出出错信息； D．舍入处理。
120．在一地址格式的指令中，下列__B___ 是正确的。 A．仅有一个操作数，其地址由指令的地址码提供； B．可能有一个操作数，也可能有两个操作数； C．一定有两个操作数，另一个是隐含的；
13
D．指令的地址码字段存放的一定是操作码。
121．指令系统中采用不同寻址方式的目的主要是___C___。 A．可降低指令译码难度；
B．缩短指令字长，扩大寻址空间，提高编程灵活性； C．实现程序控制； D．寻找操作数。
122．计算机使用总线结构的主要优点是便于实现积木化，缺点是___C___。 A．地址信息、数据信息和控制信息不能同时出现； B．地址信息与数据信息不能同时出现；
C．两种信息源的代码在总线中不能同时传送； D．地址信息与数据信息能同时出现。
123．一个16K×32位的存储器，其地址线和数据线的总和是__B____。 A．48； B．46； C．36； D．38。
124．下列叙述中___A___是正确的。 A．主存可由RAM和ROM组成； B．主存只能由ROM组成； C．主存只能由RAM组成； D．主存只能由SRAM组成。
125．在三种集中式总线控制中，___C___方式响应时间最快。 A．链式查询；
B．计数器定时查询； C．独立请求； D．以上都不是。
126．可编程的只读存储器___A___。 A．不一定是可改写的； B．一定是可改写的； C．一定是不可改写的； D．以上都不对。
127．下述___B___种情况会提出中断请求。 A．产生存储周期“窃取”；
B．在键盘输入过程中，每按一次键； C．两数相加结果为零； D．结果溢出。
128．下列叙述中___A___是错误的。
A．采用微程序控制器的处理器称为微处理器；
B．在微指令编码中，编码效率最低的是直接编码方式；
C．在各种微地址形成方式中，增量计数器法需要的顺序控制字段较短； D．以上都是错的。
129．直接寻址的无条件转移指令功能是将指令中的地址码送入__A___。 A．PC；
B．地址寄存器；
14
C．累加器； D．ACC。
130．响应中断请求的条件是__B____。 A．外设提出中断；
B．外设工作完成和系统允许时；
C．外设工作完成和中断标记触发器为“1”时。 D．CPU提出中断。
131．变址寻址和基址寻址的有效地址形成方式类似，但是__C____。 A．变址寄存器的内容在程序执行过程中是不可变的；
B．在程序执行过程中，变址寄存器和基址寄存器和内容都可变的；
C．在程序执行过程中，基址寄存器的内容不可变，变址寄存器中的内容可变； D．变址寄存器的内容在程序执行过程中是可变的。
132．在原码加减交替除法中，符号位单独处理，参加操作的数是___C___。 A．原码； B．绝对值；
C．绝对值的补码； D．补码。
133．DMA方式___B___。
A．既然能用于高速外围设备的信息传送，也就能代替中断方式； B．不能取代中断方式；
C．也能向CPU请求中断处理数据传送； D．能取代中断方式。
134．设机器字长为32位，存储容量为16MB，若按双字编址，其寻址范围是__B____ 。 A．8MB； B．2M； C．4M； D．16M。
135．设变址寄存器为X，形式地址为D，某机具有先间址后变址的寻址方式，则这种寻址方式的有效地址为__B____。 A．EA = (X) +D； B．EA = (X) + (D)； C．EA = ((X) +D)； D．EA = X +D。
136．程序计数器PC属于___B___。 A．运算器； B．控制器； C．存储器； D．I/O设备。
137．计算机执行乘法指令时，由于其操作较复杂，需要更多的时间，通常采用____C__控制方式。
A．延长机器周期内节拍数的； B．异步；
C．中央与局部控制相结合的；
15
D．同步。
138．目前在小型和微型计算机里最普遍采用的字母与字符编码是__C____。 A．BCD码；
B．十六进制代码； C．ASCII码； D．海明码。
139．设寄存器内容为10000000，若它等于 -0，则为___A___。 A．原码； B．补码； C．反码； D．移码。
140．在下述有关不恢复余数法何时需恢复余数的说法中，___B___是正确的。 A．最后一次余数为正时，要恢复一次余数； B．最后一次余数为负时，要恢复一次余数； C．最后一次余数为0时，要恢复一次余数； D．任何时候都不恢复余数。 141．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自____C__。 A．立即数和栈顶； B．暂存器；
C．栈顶和次栈顶； D．累加器。
142．___C___可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。
143．所谓三总线结构的计算机是指___B___。 A．地址线、数据线和控制线三组传输线。
B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。
144．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是___B___。 A．128K； B．64K； C．64KB； D．128KB。
145．主机与设备传送数据时，采用__A____，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。
146．在整数定点机中，下述第___B___种说法是正确的。 A．原码和反码不能表示 -1，补码可以表示 -1；
16
B．三种机器数均可表示 -1；
C．三种机器数均可表示 -1，且三种机器数的表示范围相同； D．三种机器数均不可表示 -1。
147．变址寻址方式中，操作数的有效地址是__C____。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。
148．向量中断是___C___。 A．外设提出中断；
B．由硬件形成中断服务程序入口地址；
C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址 D．以上都不对。
149．一个节拍信号的宽度是指__C____。 A．指令周期； B．机器周期； C．时钟周期； D．存储周期。
150．将微程序存储在EPROM中的控制器是__A____控制器。 A．静态微程序； B．毫微程序； C．动态微程序； D．微程序。
151．隐指令是指___D___。
A．操作数隐含在操作码中的指令；
B．在一个机器周期里完成全部操作的指令； C．指令系统中已有的指令； D．指令系统中没有的指令。
152．当用一个16位的二进制数表示浮点数时，下列方案中第___B__种最好。 A．阶码取4位（含阶符1位），尾数取12位（含数符1位）； B．阶码取5位（含阶符1位），尾数取11位（含数符1 位）； C．阶码取8位（含阶符1位），尾数取8位（含数符1位）； D．阶码取6位（含阶符1位），尾数取12位（含数符1位）。 153．DMA方式___B___。
A．既然能用于高速外围设备的信息传送，也就能代替中断方式； B．不能取代中断方式；
C．也能向CPU请求中断处理数据传送； D．内无中断机制。
154．在中断周期中，由___D___将允许中断触发器置“0”。 A．关中断指令； B．机器指令； C．开中断指令； D．中断隐指令。
155．在单总线结构的CPU中，连接在总线上的多个部件__B____。
17
A．某一时刻只有一个可以向总线发送数据，并且只有一个可以从总线接收数据； B．某一时刻只有一个可以向总线发送数据，但可以有多个同时从总线接收数据； C．可以有多个同时向总线发送数据，并且可以有多个同时从总线接收数据； D．可以有多个同时向总线发送数据，但可以有一个同时从总线接收数据。 156．三种集中式总线控制中，__A____方式对电路故障最敏感。 A．链式查询；
B．计数器定时查询； C．独立请求； D．以上都不对。
157．一个16K×8位的存储器，其地址线和数据线的总和是__D____。 A．48； B．46； C．17； D．22．
158．在间址周期中，___C___。
A．所有指令的间址操作都是相同的；
B．凡是存储器间接寻址的指令，它们的操作都是相同的；
C．对于存储器间接寻址或寄存器间接寻址的指令，它们的操作是不同的； D．以上都不对。
159．下述说法中___B___是正确的。
A．EPROM是可改写的，因而也是随机存储器的一种； B．EPROM是可改写的，但它不能用作为随机存储器用； C．EPROM只能改写一次，故不能作为随机存储器用； D．EPROM是可改写的，但它能用作为随机存储器用。
160．打印机的分类方法很多，若按能否打印汉字来区分，可分为__C____。 A．并行式打印机和串行式打印机； B．击打式打印机和非击打式打印机； C．点阵式打印机和活字式打印机； D．激光打印机和喷墨打印机。
161．用户与计算机通信的界面是__B____。 A．CPU；
B．外围设备； C．应用程序； D．系统程序。 162．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自___C___。 A．立即数和栈顶； B．暂存器；
C．栈顶和次栈顶；
D．程序计数器自动加+1。
163．水平型微指令的特点是___A___。 A．一次可以完成多个操作；
B．微指令的操作控制字段不进行编码； C．微指令的格式简短； D．微指令的格式较长。
18
164．有些计算机将一部分软件永恒地存于只读存储器中，称之为___C___。 A．硬件； B．软件； C．固件；
D．辅助存储器。
165．主机与设备传送数据时，采用__A____，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。
166．计算机中有关ALU的描述，__D___是正确的。 A．只做算术运算，不做逻辑运算； B．只做加法；
C．能存放运算结果； D．以上答案都不对。
167．所谓三总线结构的计算机是指___B___。 A．地址线、数据线和控制线三组传输线。
B．I/O总线、主存总统和 DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．以上都不对。
168．集中式总线控制中，___A___方式对电路故障最敏感。 A．链式查询；
B．计数器定时查询； C．独立请求； D．总线式。
169．某一RAM芯片，其容量为512×8位，除电源和接地端外，该芯片引出线的最少数目是___C___。 A．21； B．17； C．19； D．20。
170．活动头磁盘存储中，信息写入或读出磁盘是__B___进行的。 A．并行方式； B．串行方式； C．串并方式； D．并串方式。
171．以下叙述___C___是正确的。
A．外部设备一旦发出中断请求，便立即得到CPU的响应； B．外部设备一旦发出中断请求，CPU应立即响应； C．中断方式一般用于处理随机出现的服务请求； D．程序查询用于键盘中断。
172．下列___D___种说法有误差。
A．任何二进制整数都可用十进制表示； B．任何二进制小数都可用十进制表示；
19
C．任何十进制整数都可用二进制表示； D．任何十进制小数都可用二进制表示。
173．堆栈寻址方式中，设A为累加器，SP为堆栈指示器，MSP为SP指示的栈顶单元，如果进栈操作的动作顺序是(SP – 1) → SP，(A) → MSP，那么出栈操作的动作顺序应为__A____。
A．(MSP) → A，(SP) + 1 → SP； B．(SP) + l → SP，(MSP) → A； C．(SP) – 1 → SP，(MSP) → A； D．以上都不对。
174．指令寄存器的位数取决于__B____。 A．存储器的容量； B．指令字长； C．机器字长； D．存储字长。
175．在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于__A___。
A．同步控制； B．异步控制； C．联合控制； D．人工控制。
176．下列叙述中___B___是正确的。
A．控制器产生的所有控制信号称为微指令； B．微程序控制器比硬连线控制器更加灵活； C．微处理器的程序称为微程序； D．指令就是微指令。
177．CPU中的译码器主要用于__B____ 。 A．地址译码； B．指令译码；
C．选择多路数据至ALU； D．数据译码。
178．直接寻址的无条件转移指令功能是将指令中的地址码送入__A____。 A．PC；
B．地址寄存器； C．累加器； D．ALU。
179．通道程序是由___B___组成。 A．I/O指令；
B．通道控制字（或称通道指令）； C．通道状态字； D．微程序。
180．在磁盘和磁带两种磁表面存储器中，存取时间与存储单元的物理位置有关，按存储方式分，___B___。 A．二者都是串行存取；
B．磁盘是部分串行存取，磁带是串行存取；
20
C．磁带是部分串行存取，磁盘是串行存取； D．二者都是并行存取。
二、 填空题
1．完成一条指令一般分为 取指 周期和 执行 周期，前者完成 取指令和分析指令 操作，后者完成 执行指令 操作。
2．常见的数据传送类指令的功能可实现 寄存器 和 寄存器 之间，或 寄存器 和 存储器 之间的数据传送。
3．微指令格式可分为 垂直 型和 水平 型两类，其中 垂直 型微指令用较长的微程序结构换取较短的微指令结构。
4．在Cache－主存的地址映象中， 全相联映像 灵活性强，组相联映像 成本最高。 5．若采用硬件向量法形成中断服务程序的入口地址，则CPU在中断周期需完成 保护程序断点、 硬件关中断 和 向量地址送至PC 操作。
6．指令寻址的基本方式有两种，一种是 顺序 寻址方式，其指令地址由 _程序计数器_给出，另一种是 跳跃_ 寻址方式，其指令地址由 指令本身 给出。 7．在一个有四个过程段的浮点加法器流水线中，假设四个过程段的时间分别是T1 = 60ns﹑T2 = 50ns﹑T3 = 90ns﹑T4 = 80ns。则加法器流水线的时钟周期至少为 90ns 。如果采用同样的逻辑电路，但不是流水线方式，则浮点加法所需的时间为 280ns。
8．一个浮点数，当其尾数右移时，欲使其值不变，阶码必须 增加。尾数右移1位，阶码 加1。
9．存储器由m（m＝1，2，4，8?）个模块组成，每个模块有自己的 地址和 数据寄存器，若存储器采用 模m 编址，存储器带宽可增加到原来的 m倍。
10．按序写出多重中断的中断服务程序包括 保护现场、 开中断、 设备服务、 恢复现场 和 中断返回 几部分。
11．I/O与主机交换信息的方式中， 程序查询方式 和 中断方式 都需通过程序实现数据传送，其中 程序查询方式 体现CPU与设备是串行工作的。
12．设 n = 8 （不包括符号位），机器完成一次加和移位各需100ns，则原码一位乘最多需 1600 ns,补码Booth算法最多需 1700 ns。 13．对于一条隐含寻址的算术运算指令，其指令字中不明确给出 操作数的地址 ，其中一个操作数通常隐含在 累加器 中。
14．设浮点数阶码为4位（含1位阶符），用移码表示，尾数为16位（含1位数符），用补码规格化表示，则对应其最大正数的机器数形式为1,111;0.11……1 (15 个1) ，真值为
（十进制表示）；对应其绝对值最小负数的机器数
（十进制表示）。
形式为 0,000;1.01……1 (14 个1) ，真值为
15．在总线的异步通信方式中，通信的双方可以通过 不互锁 、 半互锁 和 全互锁 三种类型联络。
16．在微程序控制器中，一条机器指令对应一个 微程序 ，若某机有38条机器指令，通常可对应 41个微程序 。
21
17．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二
－
进制补码浮点规格化数对应的十进制真值范围是：最大正数为 2127(1-223) ，最小正数为 2－129 ，最大负数为 2－128(-2－1-2－23) ，最小负数为 -2127。 18．在总线复用的CPU中， 地址线 和 数据线 共用一组总线，必须采用 分时 控制的方法，先给 地址 信号，并用 地址锁存 信号将其保存。 19．微指令格式可分为 垂直 型和 水平 型两类，其中 垂直 型微指令用较长的微程序结构换取较短的微指令结构。
20．如果Cache的容量为128块，在直接映象下，主存中第i块映象到缓存第 i mod 128 块。 21．I/O和CPU之间不论是采用串行传送还是并行传送，它们之间的联络方式（定时方 式）可分为 立即响应 异步定时 同步定时 三种。
22．32位字长的浮点数，其中阶码8位（含1位阶符），基值为2，尾数24位（含1位数符），则其对应的最大正数是 2127（1-2-23） ，最小的绝对值是 2-127*2-23 ；若机器数采用补码表示，且尾数为规格化形式，则对应的最小正数是 2-128*2-1 ，最小负数是 -2127 。（均用十进制表示）
23．CPU从主存取出一条指令并执行该指令的时间叫 指令周期 ，它通常包含若干个 机器周期 ，而后者又包含若干个 节拍 。 机器周期 和节拍 组成多级时序系统。
24．假设微指令的操作控制字段共18位，若采用直接控制，则一条微指令最多可同时启动 18 个微操作命令。若采用字段直接编码控制，并要求一条微指令能同时启动3个微操作，则微指令的操作控制字段应分 3 段，若每个字段的微操作数相同，这样的微指令格式最多可包含 192 个微操作命令。
25．一个8体低位交叉的存储器，假设存取周期为T，CPU每隔 ?（T = 8?）时间启动一个存储体，则依次从存储器中取出16个字共需 823 存取周期。 26．I/O与主机交换信息的控制方式中， 程序查询 方式CPU和设备是串行工作的。 DMA 和 程序中断 方式CPU和设备是并行工作的，前者传送与主程序是并行的，后者传送和主机是串行的。
27．DMA的数据块传送可分为 预处理、 数据传送 和 后处理 阶段。
28．设 n = 16 （不包括符号位），机器完成一次加和移位各需100ns，则原码一位乘最多需 3200 ns,补码Booth算法最多需 3300 ns。
29．设相对寻址的转移指令占2个字节，第一字节为操作码，第二字节是位移量（用补码表示），每当CPU从存储器取出一个字节时，即自动完成（pc）+ 1→ pc。设当前指令地址为3008H，要求转移到300FH，则该转移指令第二字节的内容应为 05H 。若当前指令地址为300FH，要求转移到3004H，则该转移指令第二字节的内容为 F3H 。
30．设浮点数阶码为8位（含1位阶符），用移码表示，尾数为24位（含1位数符），用补码规格化表示，则对应其最大正数的机器数形式为1,1111111;0.11……1（23 个1），真值为2127（1-2-23）（十进制表示）；对应其绝对值最小负数的机
-128-1-23
器数形式为 0,0000000;1.01……1（22 个1） ，真值为 -2（2+2）（十进制表示）。
31．I/O的编址方式可分为 不统一编址 和 统一编址 两大类，前者需有独立的I/O指令，后者可通过 访存 指令和设备交换信息。
32．在微程序控制器中，一条机器指令对应一个 微程序 ，若某机有35条机器
22
指令，通常可对应 38 个微程序 。
36．设24位长的浮点数，其中阶符1位，阶码5位，数符1位，尾数17位，阶码和尾数均用补码表示，且尾数采用规格化形式，则它能表示最大正数真值是 231
-17-3331
（1-2），非零最小正数真值是 （2），绝对值最大的负数真值是（-2），绝对值最小的负数真值是2-31（-2-1-2-17）（均用十进制表示）。
37．变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提供 基地址 ， 指令提供 形式地址 ； 而在变址寻址中，变址寄存器提供 形式地址 ，指令提供 基地址。 38．影响流水线性能的因素主要反映在 访存冲突 和 相关问题 两个方面。 39．运算器的技术指标一般用 机器字长 和 运算速度 表示。
40． 缓存是设在 CPU 和 主存 之间的一种存储器，其速度 与CPU 速度 匹配，其容量与 缓存中数据的命中率 有关。
42．设指令字长等于存储字长，均为24位，若某指令系统可完成108种操作，操作码长度固定，且具有直接、间接（一次间址）、变址、基址、相对、立即等寻址方式，则在保证最大范围内直接寻址的前提下，指令字中操作码占 7 位，寻址特征位占 3 位，可直接寻址的范围是 214 ，一次间址的范围是 224。 44．在写操作时，对Cache与主存单元同时修改的方法称作 写直达法 ，若每次只暂时写入Cache，直到替换时才写入主存的方法称作 写回法 。
45．I/O与主机交换信息的方式中， 程序查询方式 和 中断方式 都需通过程序实现数据传送，其中 程序查询方式 体现CPU与设备是串行工作的。
46．在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是 停止 CPU 访问主存 、周期挪用 和 DMA和CPU交替访问主存 。
47．设 n = 8 （不包括符号位），则原码一位乘需做 8 次移位和最多 8 次加法，补码Booth算法需做 8 次移位和最多 9 次加法。
48．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 2127(1-2－23) ，最小正数为 2－129，最大负数为 2－128(-2－1-2－23) ，最小负数为 -2127。 49．一个总线传输周期包括 申请分配阶段、 寻址阶段、 传输阶段 和 结束阶段 四个阶段。
50．CPU采用同步控制方式时，控制器使用 机器周期 和 节拍 组成的多极时序系统。
三、 计算题
1、已知：A = -11/16 ，B = -7/16 求：[A+B]补 。（课本P241）
2、设机器数字长为8 位（含一位符号位在内），若A = +15，B = +24，求 [A-B]补并还原成真值。（课本P238）
23
1001
3、已知：两浮点数x = 0.1101×2，y = 0.1011×2 求：x + y。（课本P271） 答：x、y 在机器中以补码表示为 [x]补= 00,10; 00.1101 [y]补= 00,01; 00.1011 ① 对阶 [△j]补= [jx]补- [jy]补 = 00,10 + 11,11 = 00,01 即△j = 1?表示y的阶码比x的阶码小1?因此将y的尾数向右移1位?阶码相应加1, 即 [y]’补?= 00,10; 00.0101 这时 [y]’补?的阶码与[x]补的阶码相等?阶差为0?表示对阶完毕。 ② 求和 0 0.1 1 0 1 [S x ]’补 ?1 1.0 1 0 1 [S y]’补 0 1.0 0 1 0 [S x +S y ]’补 即[x+y]补= 00,10; 01.0010
③ 右规 运算结果两符号位不等?表示尾数之和绝对值大于1?需右规?即将尾数之和向右移1 位?阶码加1?故得 [x+y]补= 00,11; 00.1001 则x+y = 0.1001×211
4、设某机主频为8MHz，每个机器周期平均含2个时钟周期，每条指令平均有2.5个机器周期，试问该机的平均指令执行速度为多少MIPS？若机器主频不变，但每个机器周期平均含4个时钟周期，每条指令平均有5个机器周期，则该机的平均指令执行速度又是多少MIPS？
5、设x = + 11/16 ，y = + 7/16 ，试用变形补码计算x + y。(课本P241)
6、设机器A的主频为8MHz，机器周期含4个时钟周期，且该机的平均指令执行速度是0.4MIPS，试求该机的平均指令周期和机器周期。每个指令周期包含几个机器周期？如果机器B 的主频为12MHz，且机器周期也含4 个时钟周期，试问B 机的平均指令执行速度为多少MIPS？
24
7、设机器数字长为8位（含1位符号位），设A＝9/64，B＝13/32，计算[A+B]补，并还原成真值。（参照课本P238）
8、 设浮点数字长为32 位，欲表示±6 万的十进制数，在保证数的最大精度条件下，除阶符、数符各取1 位外，阶码和尾数各取几位？按这样分配，该浮点数溢出的条件是什么？
【解】 因为216 = 65536
则±6万的十进制数需16位二进制数表示。
对于尾数为16位的浮点数，因16需用5位二进制数表示，即
(16)十 = (10000)二，
故除阶符外，阶码至少取5位。为了保证数的最大精度，最终阶码取5位，尾数取32 -1 - 1 - 5 = 25位。
按这样分配，当阶码大于 +31时，浮点数溢出，需中断处理。]
四、
问答题
25
（一）、
1．已知带返转指令的含义如下图所示，写出机器在完成带返转指令时，取指阶段和执行阶段所需的全部微操作命令及节拍安排。如果采用微程序控制，需增加哪些微操作命令？
答：
2．一条双字长的取数指令（LDA）存于存储器的100 和101 单元，其中第一个字为操作码和寻址特征M，第二个字为形式地址。假设PC 当前值为100，变址寄存器XR 的内容为100，基址寄存器的内容为200，存储器各单元的内容如下图所示。写出在下列寻址方式中，取数指令执行结束后，累加器AC 的内容。
26
答：
AC内容：（1）800（2）300（3）600（4）500（5）700（6）200
3．（6 分）设某机有四个中断源A、B、C、D，其硬件排队优先次序为A > B > C > D， 现要求将中断处理次序改为D > A > C > B。
（1）写出每个中断源对应的屏蔽字。
（2）按下图时间轴给出的四个中断源的请求时刻，画出CPU 执行程序的轨迹。设每个中断源的中断服务程序时间均为20s。
答：
中断源 A A B C D 1 0 0 1 屏蔽字 B 1 1 1 1 C 1 0 1 1 D 0 0 0 1 27
（二）、
1．设CPU 中各部件及其相互连接关系如下图所示。图中W 是写控制标志，R 是读控制标志，R1 和R2 是暂存器。
（1）假设要求在取指周期由ALU 完成 (PC) + 1→PC 的操作（即ALU 可以对它的一个源操作数完成加1 的运算）。要求以最少的节拍写出取指周期全部微操作命令及节拍安排。
（2）写出指令ADD # α（#为立即寻址特征，隐含的操作数在ACC 中）在执行阶段所需的微操作命令及节拍安排。
答：由于 (PC) + 1→PC需由ALU完成，因此PC的值可作为ALU的一个源操作数，靠控制ALU做＋1运算得到 (PC) + 1，结果送至与ALU输出端相连的R2，然后再送至PC。
此题的关键是要考虑总线冲突的问题，故取指周期的微操作命令及节拍安排如下：
28
T0 PC→MAR，1→R
T1 M(MAR)→MDR，(PC) + 1→R2
T2 MDR→IR，OP(IR)→微操作命令形成部件 T3 R2→PC
答：立即寻址的加法指令执行周期的微操作命令及节拍安排如下：
T0 Ad(IR)→R1 ；立即数→R1
T1 (R1) + (ACC)→R2 ；ACC通过总线送ALU T2 R2→ACC ；结果→ACC
2．DMA 接口主要由哪些部件组成？在数据交换过程中它应完成哪些功能？画出DMA 工作过程的流程图（不包括预处理和后处理）。
答：DMA接口主要由数据缓冲寄存器、主存地址计数器、字计数器、设备地址寄存器、中断机构和DMA控制逻辑等组成。在数据交换过程中，DMA接口的功能有：（1）向CPU提出总线请求信号；（2）当CPU发出总线响应信号后，接管对总线的控制；（3）向存储器发地址信号（并能自动修改地址指针）；（4）向存储器发读/写等控制信号，进行数据传送；（5）修改字计数器，并根据传送字数，判断DMA传送是否结束；（6）发DMA结束信号，向CPU申请程序中断，报告一组数据传送完毕。DMA工作过程流程如图所示。
DMA请求DMA响应发送主存地址传送一个字修改地址指针和字计数器测试传送是否结束？是DMA结束否
29
（三）
1．按序写出完成一条加法指令SUB α (α 为主存地址)两种控制器所发出的微操作命令及节拍安排。
答：组合逻辑控制器完成SUB α指令的微操作命令及节拍安排为： 取指周期 T0 PC→MAR，1→R
T1 M(MAR) →MDR，(PC)+ 1→PC T2 MDR→IR，OP(IR) →ID 执行周期
T0 Ad(IR) →MAR，1→R (即α→MAR) T1 M(MAR) →MDR
T2 (ACC)–(MDR)→ACC
微程序控制器完成ADD α指令的微操作命令及节拍安排为： 取指周期
T0 PC→MAR，1→R T1 Ad(CMDR) →CMAR
T 2 M(MAR) →MDR，(PC)+ 1→PC T3 Ad(CMDR) →CMAR
30
T4 MDR→IR
T5 OP(IR) →微地址形成部件→CMAR 执行周期
T0 Ad(IR) →MAR，1→R (即α→MAR) T1 Ad(CMDR) →CMAR T2 M(MAR) →MDR T3 Ad(CMDR) →CMAR T4 (ACC)+ (MDR) →ACC T5 Ad(CMDR) →CMAR
2．假设磁盘采用DMA 方式与主机交换信息，其传输速率为2MB/s，而且DMA 的预处理需1000 个时钟周期，DMA 完成传送后处理中断需500 个时钟周期。如果平均传输的数据长度为4KB，试问在硬盘工作时，50MHz 的处理器需用多少时间比率进行DMA 辅助操作（预处理和后处理）。
答：DMA传送过程包括预处理、数据传送和后处理三个阶段。传送4KB的数据长度需4KB/2MB/s=0.002秒
如果磁盘不断进行传输，每秒所需DMA 辅助操作的时钟周期数为(1000 + 500)/0.002 = 750000
故DMA 辅助操作占用CPU 的时间比率为
（四）
1.画出主机框图（要求画到寄存器级）；
2.若存储器容量为64K×32 位，指出图中各寄存器的位数；
3.写出组合逻辑控制器完成 ADD X （X 为主存地址）指令发出的全部微操作命令及节拍安排。
4.若采用微程序控制，还需增加哪些微操作？
31
答：（1）
CPUACCMQCUALU控制单元PCIR存储体I/OMDRRRRRRRMARRRR主R存R储器X运算器控制器
（2）
ACC 32 （3）
T0 T1 T2 T0 T1 T2
（4）
取指 执行
Ad(CMDR)→CMAR
OP(IR)→微地址形成部件→CMAR Ad(CMDR)→CMAR
PC→MAR
M(MAR)→MDR MDR→IR
Ad(IR)→MAR M(MAR)→MDR (AC)+(MDR)→AC
1→R
(PC)+1→PC OP(IR)→ID
1→R
MQ 32 ALU 32 X 32 IR 32 MDR 32 PC 16 MAR 16
(五)
1．假设CPU 在中断周期用堆栈保存程序断点，而且进栈时指针减1，出栈时指针加1。分别写出组合逻辑控制和微程序控制在完成中断返回指令时，取指阶段和执行阶段所需的全部微操作命令及节拍安排。
32
2．画出DMA 方式接口电路的基本组成框图，并说明其工作过程（以输入设备为例）。
答：DMA方式接口电路的基本组成框图如下：
以数据输入为例，具体操作如下：
① 从设备读入一个字到 DMA 的数据缓冲寄存器 BR 中，表示数据缓冲寄存器“满”（如果I/O 设备是面向字符的，则一次读入一个字节，组装成一个字）； ② 设备向DMA接口发请求（DREQ）；
③ DMA接口向CPU申请总线控制权（HRQ）；
④ CPU发回HLDA信号，表示允许将总线控制权交给DMA接口； ⑤ 将DMA主存地址寄存器中的主存地址送地址总线； ⑥ 通知设备已被授予一个 DMA 周期（DACK），并为交换下一个字做准备；
33
⑦ 将DMA数据缓冲寄存器的内容送数据总线； ⑧ 命令存储器作写操作；
⑨ 修改主存地址和字计数值；
⑩ 判断数据块是否传送结束，若未结束，则继续传送；若己结束，（字计数器溢出），则向CPU申请程序中断，标志数据块传送结束。
五、
设计题
1、设CPU 共有16 根地址线，8 根数据线，并用MREQ作访存控制信号（低电平有效）， WR用作读写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K×4 位RAM， 4K×8 位RAM，2K×8 位ROM，以及74138 译码器和各种门电路，如图所示。画出CPU 与存储器连接图，要求：
（1）主存地址空间分配：8000H～87FFH 为系统程序区；8800H～8BFFH 为用户程序区。
（2）合理选用上述存储芯片，说明各选几片？ （3）详细画出存储芯片的片选逻辑。
答：
1）根据主存地址空间分配为
A15 ??? A0
2K×8位 ???1000 0000 0000 0000 1000 0111 1111 1111 1K×8位 ???1000 1000 0000 0000 1000 1011 1111 1111
34
2）选出所用芯片类型及数量 2K×8位ROM 1片 1K×4位RAM 2片
3）CPU与存储芯片的连接图如图所示：
2、设CPU 共有16 根地址线，8 根数据线，并用MREQ（低电平有效）作访存控制信号，WR作读写命令信号（高电平为读，低电平为写）。现有下列存储芯片： ROM（2K?8 位，4K?4 位，8K?8 位）， RAM（1K?4 位，2K?8 位，4K?8 位）
及74138 译码器和其他门电路（门电路自定）。
试从上述规格中选用合适芯片，画出CPU 和存储芯片的连接图。要求： （1）最小4K 地址为系统程序区，4096~16383 地址范围为用户程序区； （2）指出选用的存储芯片类型及数量； （3）详细画出片选逻辑。
35
解：（1）地址空间分配图：
系统程序区（ROM共4KB）：0000H-0FFFH 用户程序区（RAM共12KB）：1000H-3FFFH （2）选片：ROM：选择4K×4位芯片2片，位并联 RAM：选择4K×8位芯片3片，字串联(RAM1地址范围为:1000H-1FFFH,RAM2地址范围为2000H-2FFFH, RAM3地址范围为:3000H-3FFFH)
（3）各芯片二进制地址分配如下： A1A1A1A1A1A1AAAAAAAAAA5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 ROM0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1,2 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 RAM0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 RAM0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 2 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 RAM0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 3 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 CPU和存储器连接逻辑图及片选逻辑如下图(3)所示： 36
MREQG1G2AY7A15A14A13A12A11A0G2BABC74138Y3Y2Y1Y0......PD/PROG...ROM2......RAM1...CS...RAM2...CS...RAM3...CPUROM1...OEOER/WR/WR/WCSD0D3D4......D7R/W图（3）
3、设CPU 有16 根地址线，8 根数据线，并用MREQ作访存控制信号（低电平有效），用WR作读/写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K×4 位RAM；4K×8 位RAM；8K×8 位RAM；2K×8 位ROM；4K×8 位ROM；8K×8 位ROM 及74LS138 译码器和各种门电路，如图所示。画出CPU 与存储器的连接图，要求
（1）主存地址空间分配： 6000H～67FFH为系统程序区； （课本P95） 6800H～6BFFH为用户程序区。
（2）合理选用上述存储芯片，说明各选几片？ （3）详细画出存储芯片的片选逻辑图。
37
4、 设CPU 共有16 根地址线，8 根数据线，并用MREQ作访存控制信号（低电平有效），用WR作读写控制信号（高电平为读，低电平为写）。现有下列芯片及各种门电路（门电路自定），如图所示。
画出CPU 与存储器的连接图，要求：
（1）存储芯片地址空间分配为：0～2047 为系统程序区；2048～8191 为用户程序区。
（2）指出选用的存储芯片类型及数量； （3）详细画出片选逻辑。 答：(1)二进制地址码
38
(2)根据主存地址空间分配，0～2047 为系统程序区，选用1 片2K ×8 位ROM 芯片
2048～8191 为用户程序区，选用3 片2K ×8 位RAM 芯片 (3)存储器片选逻辑图
5、设CPU 共有16 根地址线，8 根数据线，并用MREQ作访存控制信号（低电平有效），用WR作读写控制信号（高电平为读，低电平为写）。现有下列芯片及各种门电路（门电路自定），如图所示。
39
画出CPU 与存储器的连接图，要求：
（1）存储芯片地址空间分配为：最小4K 地址空间为系统程序区，相邻的4K 地址空间为系统程序工作区，与系统程序工作区相邻的是24K 用户程序区； （2）指出选用的存储芯片类型及数量； （3）详细画出片选逻辑。 答：
（1）根据主存地址空间分配为：）
A15 ? A11 ? A7 ? ? A0
0000000000000000111100001100110011010101010101010101010101010101010101010101010101010101010101010101010101010101010101010101010101010101010101010101010?? 1?0?? 1?0??1?0??? 1?0??1??最小4K 4K×8位ROM 1片 相邻4K 4K×4位RAM 2片
相邻24K 8K×8位RAM 3片
（2）选出所用芯片类型及数量
最小4K地址空间为系统程序区，选用1片4K×8位ROM芯片；
相邻的4K地址空间为系统程序工作区，选用2片4K×4位RAM芯片； 与系统程序工作区相邻的24K为用户程序区，选用3片8K×8位RAM芯片。
（3）CPU与存储芯片的连接图如图所示
40
+5VG1G2AG2BCBAY3Y2Y1Y0&&1MREQA15A14A13A12A11A0CPU4K×8位ROM4K×4位RAM4K×4位RAM8K×8位RAM8K×8位RAM8K×8位RAMD7D4D3D0WR 6、设CPU 共有16 根地址线，8 根数据线，并用MREQ作访存控制信号（低电平有效）用WR作读写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K×4 位RAM，4K ×8 位RAM，2K×8 位ROM，以及74138 译码器和各种门电路，如图所示。画出CPU 与存储器连接图，要求：
（1）主存地址空间分配：A000H～A7FFH 为系统程序区；A800H～AFFFH 为用户程序区。
（2）合理选用上述存储芯片，说明各选几片，并写出每片存储芯片的二进制地址范围。
（3）详细画出存储芯片的片选逻辑。
41
（1） 根据主存地址空间分配为：
A15 ? A11 ? A7 ? A3 ? A0
1111110000001111110000000011110100110101010101010101010101010101010101010101010101010101010??1?0??1?0??1?2K×8位ROM 1片 1K×4位RAM 2片 1K×4位RAM 2片
（2）选出所用芯片类型及数量
对应A000H～A7FFH系统程序区，选用一片2K×8位ROM芯片； 对应A800H～AFFFH用户程序区，选用4片1K×4位RAM芯片。 （3）CPU与存储芯片的连接图如图所示
A15A14MREQG1G2AG2BCBAA13A12A11A10A9A0Y5Y4&&1CPU2K×8位ROM1K×4位RAM1K×4位RAM1K×4位RAM1K×4位RAMD7D4D3D0WR
42
7、设CPU 共有16 根地址线，8 根数据线，并用MREQ作访存控制信号（低电平有效），用WR作读写控制信号（高电平为读，低电平为写）。现有下列芯片及各种门电路（门电路自定），如图所示。画出CPU 与存储器的连接图，要求： （1）存储芯片地址空间分配为：0～8191 为系统程序区；8192～32767 为用户程序区。
（2）指出选用的存储芯片类型及数量； （3）详细画出片选逻辑。
答：(1)二进制地址码
(2)0～8191 为系统程序区，选用1 片8K×8 位ROM 芯片;
43
8192～32767 为用户程序区，选用3 片8K ×8 位RAM 芯片。 (3)存储器片选逻辑图
8、设CPU 共有16 根地址线，8 根数据线，并用MREQ作访存控制信号（低电平有效）， 用WR作读写控制信号（高电平为读，低电平为写）。现有下列芯片及各种门电路（门电路自定），如图所示。画出CPU 与存储器的连接图，要求：
（1）存储芯片地址空间分配为：最大4K 地址空间为系统程序区，相邻的4K 地址空间为系统程序工作区，最小16K 地址空间为用户程序区； （2）指出选用的存储芯片类型及数量； （3）详细画出片选逻辑。
44
答：(1)主存地址空间分配
(2 )根据主存地址空间分配
最大4K 地址空间为系统程序区,选用2 片2K ×8 位ROM 芯片; 相邻的4K 地址空间为系统程序工作区,选用2 片4K ×4 位RAM 芯片; 最小16K 地址空间为用户程序区,选用2 片8K×8 位RAM 芯片。 (3)存储芯片的片选逻辑图
45
9、共有16 根地址线和8 根数据线，并用MREQ作访存控制信号，WR作读
46
写命令信号（高电平读，低电平写）。设计一个容量为32KB，地址范围为0000H~7FFFH，且采用低位交叉编址的四体并行存储器。要求：
（1）采用下图所列芯片，详细画出CPU 和存储芯片的连接图。
（2）指出图中每个存储芯片的容量及地址范围（用十六进制表示）。
答：32KB 四体结构的存储器可由4 片8K×8 位存储芯片组成，由于采用低位交叉编址，因此需用末两位地址A1 、A0 控制片选信号，用13 根地址线A14 ～A2 与存储芯片的地址线相连。满足地址范围为0000H ～7FFFH 的存储器与CPU 的连接图如图4.9 所示，图中每片存储芯片的地址范围是： 第0 片0，4，......，7FFCH 第1 片 1，5，......，7FFDH 第2 片2，6，......，7FFEH 第3 片3，7，......，7FFFH
六、
问答题
（一）、
1．已知带返转指令的含义如下图所示，写出机器在完成带返转指令时，取指阶段和执行阶段所需的全部微操作命令及节拍安排。如果采用微程序控制，需增加哪些微操作命令？
47
答：
2．一条双字长的取数指令（LDA）存于存储器的100 和101 单元，其中第一个字为操作码和寻址特征M，第二个字为形式地址。假设PC 当前值为100，变址寄存器XR 的内容为100，基址寄存器的内容为200，存储器各单元的内容如下图所示。写出在下列寻址方式中，取数指令执行结束后，累加器AC 的内容。
48
答：
AC内容：（1）800（2）300（3）600（4）500（5）700（6）200
3．（6 分）设某机有四个中断源A、B、C、D，其硬件排队优先次序为A > B > C > D， 现要求将中断处理次序改为D > A > C > B。
（1）写出每个中断源对应的屏蔽字。
（2）按下图时间轴给出的四个中断源的请求时刻，画出CPU 执行程序的轨迹。设每个中断源的中断服务程序时间均为20s。
答：
中断源 A A B C D 1 0 0 1 屏蔽字 B 1 1 1 1 C 1 0 1 1 D 0 0 0 1 49
（二）、
1．设CPU 中各部件及其相互连接关系如下图所示。图中W 是写控制标志，R 是读控制标志，R1 和R2 是暂存器。
（1）假设要求在取指周期由ALU 完成 (PC) + 1→PC 的操作（即ALU 可以对它的一个源操作数完成加1 的运算）。要求以最少的节拍写出取指周期全部微操作命令及节拍安排。
（2）写出指令ADD # α（#为立即寻址特征，隐含的操作数在ACC 中）在执行阶段所需的微操作命令及节拍安排。
答：由于 (PC) + 1→PC需由ALU完成，因此PC的值可作为ALU的一个源操作数，靠控制ALU做＋1运算得到 (PC) + 1，结果送至与ALU输出端相连的R2，然后再送至PC。
此题的关键是要考虑总线冲突的问题，故取指周期的微操作命令及节拍安排如下：
50