贵州民族学院毕业论文

任意两个相邻信道之间的标称频率之差称为信道间隔，记为?F。 短波电台的信道间隔是1000Hz、100Hz、 10Hz。 超短波电台的信道间隔通常为25kHz、12.5kHz。 3.5.3 跳频频率数目

跳频电台工作时跳变的载波频率点的数目称为跳频频率数目，记为N。跳频电台工作时跳变的载波频率点的集合称为跳频频率集，也称跳频频率表。跳频频率数目与抗单频干扰和多频连续干扰的能力有关。跳频频率越多，抗单频、多频以及梳状干扰的能力越强。虽然在工作频率范围内，可能有几千个可用的信道，但是，在一次通信中只使用其中的一部分。在跳频系统正交组网时，通常将频率集划分为几个相互正交的子集，供不同的子网使用。

3.5.4 跳频处理增益

在跳频通信中，某一时刻只出现一个瞬时频谱，该瞬时频谱即为原始信息经跳频处理和中频调制后的频谱，其带宽稍大于原始信息速率在定频通信时的带宽，并且该瞬时频谱的射频是跳变的。跳频处理增益定义为

Gp?BFR BIF其中，BFR为射频带宽，BIF为跳频后的中频带宽。

3.5.5 跳频速率

跳频速率是指跳频电台载波跳变的速率，通常用每秒载波频率跳变的次数来表示，记为R。跳频速率越高，抗跟踪式干扰的能力越强。不过，跳频速率受到通信信道和元器件水平的限制。在短波波段，跳频速率一般在50Hop/s。

3.5.6 跳频周期

跳频周期是指每一跳占据的时间，用Th来表示，它等于跳频的驻留时间和信道切换时间之和。跳频驻留时间是指跳频电台在各信道频率上发送或接收信息的时间，信道切换时间是跳频系统由一个信道频率转换到另一个信道频率并达到稳定状态所需的时间。一般来说，信道转换时间较短，可忽略。将驻留时间就看做是跳频周期，有时也称切普（chip）时间。跳频周期是跳频速率的倒数，即

R?1/Th。

17

作者: 王杰昌 ( 计算机与信息工程学院06级电子信息科学与技术专业) 指导老师: 杨国权

3.5.7 跳频序列周期

跳频序列不出现重复的最大长度，称为跳频序列周期，即可用位数表示，也可用时间表示。用时间表示的跳频序列周期等于用位数表示的跳频序列周期乘以每跳占据的时间。

18

贵州民族学院毕业论文

第四章 跳频系统的关键技术

4.1跳频图案的构造

跳频图案的选择对跳频通信系统性能的好坏有决定性的影响。由于各用户的跳频初始相位不同，传输延时差异等因素，要做到跳频图案无相互干扰极其困难。跳频频隙的“击中”或者称为“碰撞”，可用参数汉明相关来衡量。

4.1.1 跳频图案设计要求

（1）每个跳频序列都可以使用频隙集合中的所有频隙，以实现处理增益最大； （2）跳频序列数目尽量多且实现电路尽量简单，以实现多址通信； （3）跳频序列集合中任意两个跳频序列在所有相对时延下，发生频隙重合的次数应尽可能少，同时跳频序列集合中的任意跳频序列与其跳频平移序列的重合次数也应尽可能少，即要求汉明互相关和汉明自相关越小越好；

（4）跳频序列应有良好的均匀性、随机性和较大的线性复杂度，以使系统具有良好的抗干扰性能，且令敌方不能利用以前传输的频率信息预测当前和以后的频率；

（5）跳频序列应能实现宽频隙跳频，以对抗宽带阻塞干扰、跟踪干扰和抗多径衰落。

4.1.2跳频图案实现电路

理论分析表明：假设重合次数为k，频隙数目q?pn(p为素数），性能最优的跳频序列码是长度为L?q?1，信息元b?k?1的(L,b)RS码。它为非重复序列族，序列数目为q；序列汉明自相关旁瓣为0；两序列在任意相对时延?下，汉明互相关不大于1。在本系统中，设定k?1,p?2,n?5,q?pn?25?32,则L?q?1?31,b?k?1?2。为实现宽频隙跳频，采用对偶频带法构造跳频序列族，可满足设计要求。假定跳频频隙不小于32?f，选取（31,2）RS码，跳频序列按如下步骤构造：

1，?，63}上构造两个区间频带，分别为：（1）在频隙集合F?{0，F1?{0，1，?，31}和F2?{32，33，?，63}；

19

作者: 王杰昌 ( 计算机与信息工程学院06级电子信息科学与技术专业) 指导老师: 杨国权

（2）选择n?5次本原多项式：f(x)?x5?x2?1； （3）以f(x)为联接多项式的m序列发生器产生非零状态序列

G?{a1，a2，?，a31}；

（4）在G的各项加上一个该m序列的固定状态av?{v1，，v2，?，v5}，即可生成区间F1和F2上的两族非重复跳频序列：

S1v(j)?{S1v(j)??j??v，j?1，2，?，31}

S2v(j)?{S2v(j)??j??v，?32，j?1，2?,31}式中，加法按逐位模2运算； （5）组合区间F1和F2上的两族跳频序列得到新的一族跳频序列Sv(j)。由于跳频频隙不小于32?f，所以实际上Sv(j)在区间F1和F2上的跳频频隙相互交错，即：

Sv(j){S1v(j)，当j?2nS2v(j)，当j?2n?1其中n?0，1??

跳频序列Sv(j)的实现电路如图6所示。

图6 基于（31,2）R-S码的宽频隙跳频序列实现电路

此图即根据以上的逻辑分析得来，其中运用了数字电路和R-S码的基本知

识，主要是为了实现想要的跳频序列。R-S码是一种纠错码，它的码距是按纠错码定义的，码距d和纠正错误个数t之间的关系为d?2t?1。R-S码也是一种循环码，循环码移位后得到另一种R-S码序列。

4.2 频率合成技术

系统跳频锁定时间主要由锁相环跳频锁定时间决定，对于半双工电台还得解决发射接收功放电路的切换时延问题。本系统采用全双工电台，频率合成器采用

20