数电复习题及答案南京廖华答案网

数电复习题及答案下载本文

文章发布时间 : 2024/10/24 19:13:54星期四

数电复习题及答案

一、多选择题

1．以下代码中为无权码的为。CD

A. 8421BCD码 B. 5421BCD码 C. 余三码 D. 格雷码 2．以下代码中为恒权码的为。AB

A.8421BCD码 B. 5421BCD码 C. 余三码 D. 格雷码 3．十进制数25用8421BCD码表示为。B

A.10 101 B.0010 0101 C.100101 D.10101 4. 以下表达式中符合逻辑运算法则的是。D A.C·C=C2 B.1+1=10 C.0<1 D.A+1=1 5. 逻辑函数的表示方法中具有唯一性的是。AD

A .真值表 B.表达式 C.逻辑图 D.卡诺图 6.F=AB+BD+CDE+AD= 。AC

A.AB?D B.(A?B)D C.(A?D)(B?D) D.(A?D)(B?D) 7.逻辑函数F= A?(A?B) = 。A A.B B.A C.A?B D.

A?B

8. 三态门输出高阻状态时，是正确的说法。AB A.用电压表测量指针不动 B.相当于悬空 C.电压不高不低 D.测量电阻指针不动 9. 以下电路中可以实现“线与”功能的有。CD A.与非门 B.三态输出门 C.集电极开路门 D.漏极开路门 10．以下电路中常用于总线应用的有。A

A.TSL门 B.OC门 C. 漏极开路门 D.CMOS与非门

11．对于T触发器，若原态Qn=0，欲使新态Qn+1=1，应使输入T= 。BD

A.0 B.1 C.Q D. Q

12．对于T触发器，若原态Qn=1，欲使新态Qn+1=1，应使输入T= 。AD

A.0 B.1 C.Q D. Q

13．对于D触发器，欲使Qn+1=Qn，应使输入D= 。C

A.0 B.1 C.Q D. Q

14．对于JK触发器，若J=K，则可完成触发器的逻辑功能。C

A.RS B.D C.T D.Tˊ 15.下列各函数等式中无冒险现象的函数式有。D

A.F?BC?AC?AB B.F?AC?BC?AB C.F?AC?BC?AB?AB D.F?BC?AC?AB?BC?AB?AC E.F?BC?AC?AB?AB 16．函数F?AC?AB?BC，当变量的取值为时，将出现冒险现象。ACD A.B=C=1 B.B=C=0 C.A=1，C=0 D.A=0，B=0 17．用四选一数据选择器实现函数Y= A1A0?A1A0，应使。A A.D0=D2=0，D1=D3=1 B.D0=D2=1，D1=D3=0 C.D0=D1=0，D2=D3=1 D.D0=D1=1，D2=D3=0

18．用三线-八线译码器74LS138和辅助门电路实现逻辑函数Y= A2?A2A1，应。AB A.用与非门，Y= Y0Y1Y4Y5Y6Y7 B.用与门，Y= Y2Y3

C.用或门，Y= Y2?Y3 D.用或门，Y= Y0?Y1?Y4?Y5?Y6?Y7 19．同步计数器和异步计数器比较，同步计数器的显著优点是。A A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制。 20．把一个五进制计数器与一个四进制计数器串联可得到进制计数器。D A.4 B.5 C.9 D.20 二、单选题

1、下列几种说法中与BCD码的性质不符的是。【 C 】 A．一组四位二进制数组成的码只能表示一位十进制数； B．BCD码是一种从0000~1111中人为选定十个的代码；

C．BCD码是一组四位二进制数，能表示十六以内的任何一个十进制数； D．BCD码有多种。

2、对TTL与非门电路，以下说法是错误的：【A 】 A．输入端悬空会造成逻辑出错

B．输入端接510kΩ的大电阻到地相当于接高电平1

C．输入端接510Ω的小电阻到地相当于接低电平0 D．输入端接低电平时有电流从门中流出；

3、一个5位的二进制加计数器，由00000状态开始，经过75个时钟脉冲后，此计数器的状态为。【 A 】 A．01011 B．01100 C．01010 D．00111 4、电路如图2所示。Qn?1?Qn?A的电路是。【D 】

ACP＆1DQQ1SQC1CPAC11RQ＆1JAC1CP“1”1KQQCPA11JC11KQQ

（1）A．（2） B．（3） C．（4） D．

5、函数L?A?B?C?D?E的反演式L= 。【 D 】

A．ABCDE B．ABCDE C．ABCDE D．ABCDE

7、一个具有n个地址端的数据选择器的功能是。【 C 】

A．n选1 B．2n选1 C．2n选1 D．（2n－1）选1

8、十进制计数器最高位输出的频率是输入CP脉冲频率的。【 D 】 A．1/4 B．1/5 C．1/8 D．1/10

9、下列电路中不属于时序逻辑电路的是。【 B 】

A．计数器 B．半加器 C．寄存器 D．分频器 10、关于器件74LS02中，LS是指。【 C 】

A．低电压，肖特基 B．低速度，肖特基 C．低功耗，肖特基 D．低电压，低速度

11、由与非门构成的SR 锁存器，其约束条件是。【 C 】

A.SD?RD?1 B. SD?RD?0 C. SD?RD?1 D．SD?RD?0 12、4位倒T型电阻网络DAC的电阻网络的电阻取值有种。【 B 】 A.1 B.2 C.4 D.8

13、引起组合逻辑电路中竟争与冒险的原因是。【 C 】

A.逻辑关系错； B.干扰信号； C.电路延时； D.电源不稳定 14、反码是（11011101）反对应的十进制数是。【 C 】

A. -93 B. -35 C.-34 D .-24 15、以下各电路中，可以产生脉冲定时。【 B 】

A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.石英晶体多谐振荡器 16、对CMOS与非门电路，其多余输入端正确的处理方法是。【 D 】

A．通过大电阻接地（>1.5kΩ） B．悬空

C．通过小电阻接地（<1kΩ） D．通过电阻接VDD 17、欲控制某电路在一定的时间内动作（延时），应选用。【 C 】

A．多谐振荡器 B．计数器 C．单稳态电路 D．施密特电路

18、函数F?BC?AB?AC?AD中的多余项是。【 C 】

A．BC B．AB C．AC D． AD

19、下列的说法是正确的。【 C 】

A．任何一个逻辑函数的逻辑式都是唯一的 B．任何一个逻辑函数的逻辑图都是唯一的

C．任何一个逻辑函数的真值表和卡诺图都是唯一的 D．以上说法都不对 20、指出下列电路中能够把串行数据变成并行数据的电路应该是。【 C 】

A、JK触发器 B、3/8线译码器 C、移位寄存器 D、十进制计数器 21、属于组合逻辑电路的部件是。【 A 】 A、编码器 B、寄存器 C、触发器 D、计数器

22、下图为OC门组成的线与电路其输出Y为。【 C 】

A、1 B、0 C、B D、A?B

23、异步时序电路和同步时序电路比较，其差异在于。【B 】 A．没有触发器 B．没有统一的时钟脉冲控制 C．没有稳定状态 D．输出只与内部状态有关 24、逻辑函数化简结果是，逻辑函数的最小项标准形式是。【 B 】

A. 唯一的，唯一的 B.不唯一的，唯一的 C. 不唯一的，不唯一的 D.唯一的，不唯一的

25、8-3线优先编码器74LS148，当其中的输入线I0~I5同时有效时，I5的优先级别高，

输出线Y2Y1Y0的值应为。【D 】

A.111 B.100 C.000 D.010

26、米里型时序逻辑电路的输出是。【 C 】

A．只与输入有关 B．只与电路当前状态有关

C．与输入和电路当前状态均有关 D．与输入和电路当前状态均无关

27、七段显示译码器，当译码器七个输出端状态为abcdefg=0011111时（高点平有效），译码器输入状态（8421BCD码）应为____________。【 B 】

A．0011； B．0110； C．0101； D．0100

28、3个移位寄存器组成的扭环形计数器，最多能形成____________个状态的有效循环。【 C 】

A．3； B．4； C．6； D．8

29、555定时器输入端UI1端（管脚6）、 UI2 端（管脚2）的电平分别大于时（复位端?RD=1），定时器的输出状态是_________。【 A 】

A．0 ； B．1 ； C．原状态

30．只读存储器ROM的功能是____________。【 A 】 A．只能读出存储器的内容且断电后仍保持； B．只能将信息写入存储器； C．可以随机读出或写入信息；

D．只能读出存储器的内容且断电后信息全丢失

31、用_________片1k?4 的ROM可以扩展实现8k?4 ROM的功能。【 B 】

A．4； B．8； C．16； D．32

32、一个八位D/A转换器的最小电压增量为0.01V,当输入代码为10010001时，输出电压为 V。【 C 】

A．1.28 B．1.54 C．1.45 D．1.56

33、在10位D/A转换器中，其分辨率是（）。【 C 】

1111A． B． C． D．

1021024102334、若RAM的地址码有8位，行、列地址译码器的输入端都为4个，则它们的输出线（即

字线加位线）共有条。【 C 】

A.8 B.16 C.32 D.256

35、欲将容量为256×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输入端数为。【 B 】

21 UDD和 UDD33A.4 B.2 C.3 D.8 36、一个容量为512×1的静态RAM具有。【 A 】 A.地址线9根，数据线1根 B.地址线1根，数据线9根

C.地址线512根，数据线9根 D.地址线9根，数据线512根 37、8位D/A转换器当输入数字量10000000是输出电压为5V；若输入数字量为00000001，则输出电压为 V。【C 】

A．0.079V B．0.02V C．0.039V D．都不是 38、要构成2048×16位的RAM，需要片256×4位的RAM。【 C 】

A．16 B．64 C．32 D．128 39、下列各种类型的8位A/D转换器中，转换速度最快的A/D转换器是。【 A 】

A．并行比较型 B．逐次逼近型 C．计数型 D．双积分型 40、若某ADC取量化单位△=

1818VREF，并规定对于输入电压uI，在0≤uI＜

58VREF时，认为输入的模拟电压为0V，输出的二进制数为000，则

68VREF≤uI＜

VREF时，输出的二进制数为。【 B 】

A.001 B.101 C.110 D.111 41、555定时器不能组成。【 D 】

A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.JK触发器 42、用555定时器组成施密特触发器，当输入控制端CO外接10V电压

时，回差电压为。【 B 】

A.3.33V B.5V C.6.66V D.10V 43、只能按地址读出信息，而不能写入信息的存储器为。【 B 】 A、 RAM B、ROM C、 PROM D、EPROM

44、电源电压为+12V的555定时器、组成施密特触发器，控制端开路，则该触发器的回差电压△VT为。【 A 】

A、4V B、6V C、8V D、12V 45、单稳态触发器的主要用途是。【 C 】 A.整形、延时、鉴幅 B. 整形、鉴幅、定时 C.延时、定时、消噪 D.延时、定时、存储

46、有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是。【 A 】

A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111

47、用555定时器构成单稳态触发器，其输出的脉宽为。【 B 】 A.0.7RC； B.1.1RC； C.1.4RC； D.1.8RC；

48、关于PROM和PAL的结构，以下叙述正确的是（ A ）（ D ）（）（）

A.PROM的与阵列固定，不可编程；B.PROM与阵列、或阵列均不可编程

C.PAL与阵列、或阵列均可编程；D.PAL的与阵列可编程

49、某10位D/A转换器，当输入为D=0100000000B时，输出电压为1.6V。当输入D=1000010000B时，输出电压为。【 B 】 A．3.15V B．3.30V C．3.60V D．都不是

三、填空题

1、（10110010.1011）2=( )8=( )16

2、( 35.4)8 =（）2 =( )10=( )16

3．逻辑函数的常用表示方法有、、、等。 4. 摩根定律又称为。

5．逻辑代数的三个重要规则是、、。 6．逻辑函数F=A（B+C）·1的对偶函数是。 7．已知函数的对偶式为AB+CD?BC，则它的原函数为。

8．触发器有个稳态，存储8位二进制信息要个触发器。 9．一个基本RS触发器在正常工作时，它的约束条件是R+S=1，则它不允许输入S= 且R= 的信号。

10．一个基本RS触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条

件是。

11．触发器有两个互补的输出端Q、Q，定义触发器的1状态为，0

状态为，可见触发器的状态指的是端的状态。 12．寄存器按照功能不同可分为两类：寄存器和寄存器。 13．数字电路按照是否有记忆功能通常可分为两类：、。 14．由四位移位寄存器构成的顺序脉冲发生器可产生个顺序脉冲。

15．时序逻辑电路按照其触发器是否有统一的时钟控制分为时序电路和时序电路。

16、三位二进制减法计数器的初始状态为101，四个CP脉冲后它的状态为。 17、用555定时器构成的单稳态触发器，若充放电回路中的电阻、电容分别用R、C表示，则该单稳态触发器形成的脉冲宽度tw?____________。 18、写出下列数的八位二进制数的原码、反码、补码

1.（-35）10= (10100011 )原码= (11011100)反码=(11011101)补码 2. (+35)10 = (00100011 )原码= (00100011)反码=(00100011)补码 3. (-110101)2 = (10110101 )原码= (11001010)反码=(11001011)补码 4. (+110101)2 = (00110101 )原码= (00110101)反码=(00110101)补码 5. (-17)8=(10001111 )原码= (11110000)反码=(11110001)补码

19、格雷码又称________码，其特点是任意两个相邻的代码中有_______位二进制数位不同。

20、全加器是指能实现两个加数和____________三数相加的算术运算逻辑电路。 21、当RAM的字数够用、位数不够用时，应扩展位数。其方法是将各片RAM的____________端、R/?W端和CS端并联起来即可。 22、数制转换

1. (46.125)10= ( 101110.001 )2 =( 56.1 )8=( 2E.2 )16 2. (13.A)16=( 00010011.1010 )2=( 19.625 )10 3. (10011.1)2=( 23.4 )8=( 19.5 )10

23、将下列三位BCD码转换为十进制数

1. (10110010110)余3码 = （263）10 2. (10110010110)8421BCD码= （596）10

24、四个电路输入vI、输出vO的波形如图所示，试写出分别实现下列功能的最简电路类型（不必画出电路）。

（a）；（b）；（c）；（d）。

vI10vI234t0vO0vO0ttt（a）vI0（b）vI1234567tt0vO0vOt0t（c）（d）

（a）T＇触发器或1位二进制计数器；（b）施密特触发器；（c）单稳态触发器；（d）6进制计数器

25、当多个三态门的输出端连在一根总线上使用时，必须保证：任何时候只能有一个门电路处于工作态，其余的门电路应输出。高阻态

26、3线—8线译码器74LS138处于译码状态时，若希望输出Y7~Y0为11011111，则要求输入A2A1A0= 。 101 27、对于T触发器，当T恒等于1时，触发器输出Q对时钟信号分频。二 28、不会出现的变量取值所对应的最小项叫做。无关项

29、组合逻辑电路任何时刻的稳定输出仅仅只决定于__________各个输入变量的取值。当前

30、要把模拟量转化成数字量一般要经过四个步骤，分别称为采样、保持、________、编码。量化

31、D/A转换器的主要参数有、转换时间和转换精度。分辨率 32、逻辑代数又称为代数。最基本的逻辑关系有、、三种。

布尔、与、或、非

33、组合逻辑电路消除竟争冒险的方法有、、等。修改逻辑设计接入滤波电容加选通脉冲 34、常见的脉冲产生电路有，常见的脉冲整形电路有、。多谐振荡器；单稳态触发器施密特触发器

35、在任何一组变量取值下，两个不同最小项的乘积恒为。0

36、TTL门电路中，可以实现“线与”逻辑功能的是门。集电极开路门（或OC

门）

37、已知函数Y?D?C?BA ，它的反函数为Y= 。

Y?D?C?(B?A)或Y?D?(C?BA)

38、函数F?ABC?AC?BC的与非—与非式为。 F?ABCACBC 39、图示电路的最简与—或表达式为。 F?B?AC

BAA0A1ED00FY74LS153（1/2）D11D2D31C

。乘2

40、十进制数转换到二进制数时小数部分采用的方法是取整法

41、PLA的与阵列编程，或阵列可编程。可

42、触发器按照逻辑功能分类，在CP脉冲作用下，只有保持和翻转功能的触发器是触发器。 T

43、8位D/A转换器当输入数字量只有最低位为1时，输出电压为0.02V，若输入数字量只有最高位为1时，则输出电压为 V。 2.56

44、一个10位D/A转换器的每个量化阶梯表示0.025伏电压，则它最大能表示伏电压。 25.575

45、为消除逻辑表达式F=AC+BC的险象，应增加的冗余项为（即变成

F?AC?BC???)。 AB

46、正常工作情况下，能带同类门电路的最大数目称为。扇出系数。 47、对于JK触发器，当J、K为时，触发器处于保持状态。 00

48、如用ROM实现两个3位二进制数相乘的乘法器，其所需的容量为。 26×6 49、若将一个正弦波电压信号转换成同一频率的矩形波，应采用电路。施密特触发器

50、半导体数码显示器的内部接法有两种形式：共阳极接法和

共阴极接法。

51、TTL逻辑门电路的典型高电平值是 3.6 V，典型低电平值是 0.3 V。 52、某计数器的输出波形如图1所示，该计数器是 5 进制计数器。

53、在下图所示可编程阵列逻辑（PAL）电路中，Y1=I1I2I3?I2I3I4?I1I3I4?I1I2I4，

Y3=I1?I2。

54、三位二进制减法计数器的初始状态为101，四个CP脉冲后它的状态为。 001 55、图（a）所示电路中，TTL与非门的IOH=400?A、UOH=3.6V、IOL=10mA、UOL=0.2V， ? RL1 ? 。∞，480Ω

5V5VABRL1＆Y

AB＆RL2Y

图（a）图（b）

56、图（b）所示电路中，TTL与非门的IOH=400?A、UOH=3.6V、IOL=10mA、UOL=0.2V， ? RL2 ? 。∞，9kΩ 四、

1、写出下图所示各个逻辑电路的输出函数式：

Z3?(B?A)C?(1?A)C Z4?AB

TTL门电路AB≥1F1ABC+5V2kΩCMOS门电路&≥1F2ABCD&&+5VABF3CDEN&ENF4&EN200Ω

F1?A?B

F2?A?BC F3?ABCD F4?ABEN?CDEN

2、组合逻辑电路及输入波形如图7所示，要求：写出L1、L2、L3的逻辑表达式，分析电路功能，并画出L2的波形。

A1≥1L1≥1ABL2L2L3B1≥1

解：逻辑表达式：

L1?A?B?AB， L3?A?B?AB，

L2?L1?L3?A?B?A⊙B。 1位数值比较器则可以画出L2的波形：

3、分析如图所示组合电路的功能，要求写出逻辑表达式，列出其真值表，并说明电路的逻辑功能。

L 13

A&B&&≥1Y&C

解：

Y?A?ABC?B?ABC?C?ABC?(A?ABC)(B?ABC)(C?ABC)?ABC?ABC 真值表

A 0 0 0 0

电路功能：三输入一致电路（或三输入同或电路）

4、分析如图所示同步时序逻辑电路，具体要求：写出它的激励方程组、状态方程组和输出方程，画出状态图并描述功能。

A=1&Q1Q1B 0 0 1 1 C 0 1 0 1 F 1 0 0 0 A 1 1 1 1 B 0 0 1 1 C 0 1 0 1 F 0 0 0 1 FF011JC11KCPQ0Q0FF11JC11KZ

解：（1）激励方程：

J0?1，K0?1

n J1?K1?A?Q0，

（2）状态方程：

n?1nnn Q0?J0Q0?K0Q0?Q0n?1nnnn Q1?J1Q1?K1Q1?A?Q0?Q1（3）输出方程为：Z?Q1Q0 （4）状态转换图为：

Q1Q0/ZA00/001111/1010/0011001/0

功能描述：同步可逆四进制计数器

5、试用3线－8线译码器74HC138设计一个多输出的组合逻辑电路。输出逻辑函数式为

?Z1?AC?ABC?ABC??Z2?BC?ABC??Z3?AB?ABC??Z4?ABC?BC?ABC解：化为最小项之和的形式：

?Z1?ABC?ABC?ABC?ABC??Z2?ABC?ABC?ABC??Z3?ABC?ABC??ABC??Z4?ABC?ABC?ABC?ABC

当S1=1, S2?S3?0时,令A2=A, A1=B, A0=C ,则 ?Z?m?m?m?m?m?m?m?m?YYYY1345634563456? ??Z2?m1?m3?m7?m1?m3?m7?Y1Y3Y7? ?Z3?m2?m3?m7?m2?m3?m7?Y2Y3Y7? ??Z4?m0?m2?m4?m7?m0?m2?m4?m7?Y0Y2Y4Y7 画电路图

&&&&

6、试用1片3线－8线译码器74HC138设计一个多输出的组合逻辑电路。输出逻辑函数式为

F(A,B,C,D)??m(8,9,12,13,15)

解：F?A(BCD?BCD?BCD?BCD?BCD)

解法一：选取BCD=A2A1A0，令S1?A,S2?S3?0，则

F?A(m0?m1?m4?m5?m7)?Am0?Am1?Am4?Am5?Am7?Am0Am1Am4Am5Am7?Y0Y1Y4Y5Y7

画出逻辑图如图（a）

图（a）图（b）解法二：选取BCD=A2A1A0，令S1?1,S2?S3?0，则

F?A(m0?m1?m4?m5?m7) ?A(m2?m3?m6)?Am2m3m6?AY2Y3Y6画出逻辑图如图（b）

7、试用8选1MUX实现逻辑函数： F (A,B,C,D)??m(0,4,5,7,12,13,14)解：法一① 画出F的四变量卡诺图如图

② 选择地址变量，确定余函数Di。若选择A2A1A0=ABC，则引入变量为D。化简各子卡诺图求得余函数为：D0=D, D1=0, D2=1,D3=D, D4=0, D5=0, D6=1, D7=D，函数F可表示为

F?Y?m0D?m2?m3D?m6?m7D

AB00CD001D001011100D10011D211D30111D610D71100D400D50AB00CD01011D111D10000(a)或由降维图得

F ?m0D?m2?m3D?m6?m7D 7

与Y? ?miDi比较知： D1= D4= D5=0, D2= D6=1,D3=D, D0=D7=D

i?0法二：选择A2A1A0=ABC，则

F?ABCD?ABCD?ABCD?ABCD?ABCD?ABCD?ABCD =m0D?m2D?m2D?m3D?m6D?m6D?m7D ?m0D?m2?m3D?m6?m7 D与8选1MUX输出信号的表达式

ABCD1

FYA2EA18选1MUXA0D0D1D2D3D4D5D6D71(a)ACD1Y??miDi

i?07A2A1A0D0比较得D1= D4= D5=0, D2= D6=1,D3=D, D0=D7=D 其逻辑图如图所示。

B17

8、触发器电路如图2 (a) 所示，写出触发器输出端Q 的表达式并根据图 (b) 给定的波形，对应画出各输出端Q的波形。设各触发器的初始状态均为“0”。

图2 （a）图2（b）解：Q1n+1=D1= D（CP上升沿触发）

Q2n+1=J2?Q2 n +?K2 Q2n = ?Q1 n?Q2 n + Q1 nQ2 n （CP下降沿触发）。波形见答图。

9、触发器电路如图3(a) 所示，写出触发器输出Q 的表达式并根据图 (b) 给定的波形，对应画出各输出端Q的波形。设各触发器的初始状态均为“0”。

（a）

(b)

图3

解： Q1n+1= ?Q1n （A下降沿触发，当Q2=1时，Q1=0）

Q2n+1=D2=Q1 n （B上升沿触发）。波形下图。

10、分析图示逻辑电路，要求：

（1）写出各级触发器的驱动方程和状态方程；（2）画出状态转移图或状态转移表；（3）说明电路的计数模值和各位的权值。

解：(1) J1=K1=1 Q1n?1?Q1n

nn J2?Q3Q1 Q J Q 1 J Q J F1 F2 F3 K Q K Q K Q n?1nnnn K2?Q1n Q2?Q3Q1Q2?Q1nQ2nn?1nnnnQ1nK3?Qn Q3 J3?Q2 ?Q2Q1Q3?Q1nQ3(2)状态图Q3Q2Q1

111 000 001 010 110 101 100 011(3)计数模值为6

各位权值分别是： 4 2 1 Q3 Q2 Q1

11、试用四位二进制加法计数器74xx161芯片及门电路，分别用清零法和置数数构成十三进制加法计数器；要求（1）两种方法分别画出状态转换图；（2）确定清零与置数方式；（3）分别画出电路连线图。

EPQ0Q1Q2Q3COETLDLDRDCPD0D1D2D3RD74161

12、试用一片74161集成计数器和少量门电路，用置数法设计计数/分频电路，其中初始状态为0000，当控制端M=0时，计数器的模值为4，控制端M=1时，计数器的模值为8。画出状态转换图和连线图。

EPQ0Q1Q2Q3COETLDLDRDCPD0D1D2D3RD74161

解：用同步置数法设计（1）状态转换图

M=0时，模值为4，状态图如下：

Q3Q2Q1Q00000000100110010

置数条件：LD?MQ0Q1

M=1时，模值为8，状态图如下：

Q3Q2Q1Q000000001001000110111011001010100

置数条件：LD?MQ0Q1Q2

考虑到期置数端低电平有效，总的置数条件为：LD?MQ0Q1?MQ0QQ12 （2）连线图

M1&≥1 1CPEPETQ0Q1Q2Q3C74LS161LDLDCPD0D1D2D3RD0000RD1

13、某学校有三个实验室，每个实验室各需2kW电力。这三个实验室由两台发电机组供电，一台是2kW，另一台是4kW。三个实验室有时可能不同时工作，试设计一逻辑电路，

使资源合理分配。解：（1）分析题意

设输入变量为A、B、C表示三个实验室，工作为1，不工作为0；

设输出变量为X、Y，分别表示2kW，4kW的发电机，启动为1，不启动为0。（2）列真值表分析过程可列出真值表如下表所示。

A B C X Y 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1

（3）画卡诺图写出逻辑表达式

XBCA01Y0001011011011010BC01A0000010111111001

??X??m(1,2,4,7)?A?B?C ?Y?m(3,5,6,7)?AB?BC?AC???

（4）画逻辑电路图

=1=1XA&ABB&BC&YC&AC

14、某工厂有三个车间，1车间需1kW电力，2车间需2kW电力，3车间需3kW电

力。这三个车间由两台发电机组供电，一台是1kW，另一台是2kW，根据需要启动不同的发电机。为合理应用电力并避免超负荷运转，请设计一个逻辑电路，能自动完成配电任务。解：设1、2、3车间分别为A、B、C，工作时为1，不工作时为0；设1kW的发电机组为X，2kW的发电机组为Y，启动为1，不启动为0；对于几个车间同时工作而超负荷的情况不允许，设为约束。

（1）真值表 A B C X Y 0 0 0 0 0 0 0 1 1 1 0 1 0 0 1 0 1 1 × × 1 0 0 1 0 1 0 1 × × 1 1 0 1 1 1 1 1 × ×

（2）卡诺图化简

BCA00011110 ABC00011110001×0001×111××110××1

X Y

X?A?C Y?B?C （4）逻辑图

A≥1XC≥1BY

15、分析图示电路的逻辑功能。（1）写出驱动方程、状态方程；（2）作出状态转移表、状态转移图；

（3）指出电路的逻辑功能，并说明能否自启动；（4）画出在时钟作用下的各触发器输出波形。

FF0FF1FF21JQ01JQ11JQ2C11KQ0C11KQC111KQ2CP 解：（1）写出驱动方程

J0?Qn1 J1?Qn0

J2?Qn1K0?Qn2K1?Qn0K2?Qn

1（2）写出状态方程

Qn?10?Qnn1Q0?Qn2Qn0

Qn?11?Qnn0Q1?Qn0Qnn1?Q0 Qn?12?Qn1Qn2?Qnn1Q2?Qn1

（3）列出状态真值表 Q2n Q1n Q0n Q2n?1 Q1n?1 Q0n?1 Q2n Q1n Q0n Q2n?1 Q1n?1 Q0n?1 0 0 0 0 0 1 1 0 0 0 0 1 0 0 1 0 1 1 1 0 1 0 1 0 0 1 0 1 0 0 1 1 0 1 0 0 0 1 1 1 1 1 1 1 1 1 1 0 （4）画出状态转换图 Q2Q1Q0000001011111101010100110

（5）具有自启动能力的同步五进制计数器。（6）各触发器输出波形

16、试分析图示时序电路：

（1）写出该电路的驱动方程，状态方程和输出方程；（2）画出Q1Q0的状态转换图；

（3）根据状态图分析其功能；

1FF01JC11KCPQ0Q0FF11JC11KQ1Q1&B

解：（1）根据电路图可得到的方程为：驱动方程：???J0?K0?1;??J1?K1?Q0;

状态方程：

Q0n?1?Q0;Q1n?1?J1Q1?K1Q1?Q0Q1?Q0Q1;

输出方程：B?Q0Q1;

（2）将Q1Q0的各个代入上述的方程，可得到状态转换图如下所示：

Q1Q0/B/001/01000/111/0

（3）由状态转换图可知，该电路为四进制减法计数器，B端的输出是借位输出；且此电路能自启动。

14、试用与非门设计一个一位十进制数判别器，要求当输入的8421BCD码表示的十进制数之值X≥5时，输出F=1，否则为0。

17、设计一个二位二进制译码器，要求列出真值表，画出逻辑图。

18、用8选1MUX实现逻辑函数 F?AB?AB?AB

解：函数F为2变量，而MUX的地址端数为3个，其多余的地址端应接0或1。令A=A2，B=A1，A0=0，E?0。（则A0=1对应的MUX输出为0，即数据端D1=D3=D5=D7=0。）又F可表示为：F?A2A1A0?A2A1A0?A2A1A0?m4?m2?m6

与MUX的输出表达式Y??miDi比较得：D1=D3=D5=D7=0，D2=D4=D6=1。按上述方法连

i?07 24

接则可用用8选1MUX实现F

19、写出如所示组合电路输出函数 L 的表达式，列出真值表，分析逻辑功能。

&AB&&≥1CL&

解：（1）表达式

L?ABCA?ABCB?ABCC?ABC(A?B?C)?ABC(ABC)

（2）真值表

A 0 B 0 0 C 0 L 0 0 0 1 1 0 0 1 1 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 0 1 1 0 （3）功能：三变量求异电路。 20、分析图示电路输出Z的最简与或逻辑函数表达式。

A1CMOSBTG&100kΩZC

解：（1）分析过程

A=1，Z?B?C A=0，Z?0?C?1

（2）最简与或形式：Z=A?BC+A=A+B+C

21、分析图示电路的逻辑功能。要求：（1）写出各输出端的逻辑表达式并化简；（2）列出真值表；

（3）总结电路的逻辑功能。

A0=1S0&B0A1=1=1&≥1S1S2&B1

S2?A1B1?A0B0(A1?B1)解：S1?(A0B0)?A1?B1

S0?A0?B0

真值表

A1 A0 B1 B0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 S2 S1 S0 0 0 0 0 0 1 0 1 0 0 1 1 0 0 1 0 1 0 0 1 1 1 0 0 0 1 0 0 1 1 1 0 0 1 0 1 0 1 1 1 0 0 1 0 1 1 1 0

电路功能：两位加法器，实现把A1A0和B1B0相加，和为S2S1S0。

22、用D触发器及门电路设计一个模为5（6、7、8）带进位端的加计数电路；要求：（1）画出状态转换图及状态转换表；（2）求出驱动方程、状态方程、输出方程；（3）检查自启

动能力；（4）画出逻辑电路。

五、逻辑函数的公式法化简及卡诺图化简

1、用卡诺图化简逻辑函数：

F（A,B,C,D）=∑m（2,3,4,5,6, 12,13,14）+ ∑d（0,8,9,10,11）解：

FAB00011110CD00×11×01011×11100×10111×

F?D?BC?BC 约束条件：AB?BCD?0

2、用代数法求函数F(A,B,C,D)?ABD?AB?BCD?ABCD

3、用公式化简法求逻辑函数L(A,B,C,D)?AB?AC?BC?CD?D 的最简“与-或”式。 4、用公式化简法求逻辑函数F?ABD?AC?BCD?BD?AC的最简“与-或”式。 5、用卡诺图化简法化简：Y2?ABCD?ABCD?ABC?ABD ，给定的约束条件是：

AB?CD?0。

解：

Y2AB00011110CD00110101111011×××××0×0×1

Y2?C?AD?B,约束条件：

AB?CD?0

三、填空题

1、262.54 B2.B 2、11101.1 29.5 1D.8 (0010 1001.0101)

3．逻辑表达式真值表逻辑图 4．交换律分配律结合律反演定律 5．代入规则对偶规则反演规则 6．A+BC+0 7．A?B?(C?D)?(B?C) 8．2 8 9．0 0 10．RS=0 11．Q=1、Q=0 Q=0、Q=1 Q 12．移位数码 13．组合逻辑电路时序逻辑电路 14．4 15．同步异步

16、001 17、1.1ＲＣ 19、循环，一 20、(低位)进位信号 21、地址输入端

Word文档下载：数电复习题及答案.doc

搜索更多:数电复习题及答案