武汉理工大学《数字电子技术》课程设计说明书

2.2单元电路设计

2.2.1秒脉冲模块

产生时钟脉冲信号的电路有很多种，综合考虑电路的实现简易程度和成本，这里选择由555定时器组成的秒脉冲信号发生器。根据本学期数字电路课程所学的知识，可根据其计算公式，Tph?0.7?R1?R2?C，Tpl?0.7R2C，Tp?0.7?R1?2R2?C。又根据最终数码管显示为秒倒计时，可知秒脉冲发生器周期T为1s。令C=10μF，想要使T=1s，可计算得R1=R2=47.6K?，考虑到实际中有47K?的电阻，故决定选择47K?的两个电阻。

图2.2 秒脉冲发生器

5

武汉理工大学《数字电子技术》课程设计说明书

2.2.2状态循环模块

甲道路状态循环图如下：

表2-1 甲道路循环状态真值表

状态（Q1Q0） 01 10 00 主道路 倒计时秒数 G（绿灯） Y（黄灯） R（红灯） 0 1 1 60 1 0 1 5 1 1 0 25 因此计数器可选择芯片74LS192，74LS192功能表如下：

表2-2 74LS192功能表

图2.3芯片192管脚图

其中p0 p1 p2 p3——置数并行数据输入；Q0、Q1、Q2、Q3——计数数据输出；MR——清零端；LD——置数端；TUu--加法计数CP输入;TCd——减法计数CP输入；CO——进位输出端；BO——借位输出端。加减控制方式：控制信号为1时加计数，为 0时减计数。双时钟方式：外部时钟从CP+端输入时加计数，从CP-端输入时减计数。

预置功能：所谓预置，就是控制端 =0时，使计数器的状态变成设定的外部输入常数，

6

武汉理工大学《数字电子技术》课程设计说明书

即QDQCQBQA=DCBA（输入数据）。

同步预置方式： =0且下一个时钟有效边沿到来时完成预置。 异步预置方式： =0后立即预置数据送入各触发器，与CP无关。

复位功能：所谓复位，就是从复位端输入有效信号后，计数器恢复成初始状态（全0或某个常数）。

同步复位方式：用复位信号与时钟信号CP配合完成。异步复位方式：用复位信号直接完成，与CP无关。

时钟边沿选择：同步计数器一般用上升沿触发，异步计数器一般用下降沿触发。有的同步计数器有两个时钟输入端，既可用上升沿触发，也可用下降沿触发。

其它功能：计数器满模值时，产生一个进位输出CO信号或借位输出BO信号，作为标志信号或进位功能扩展。计数控制输入端（P、T），用来控制计数器是否计数。多片计数器级联时，可控制各级计数器的工作。

如图所示， 1脚和15脚接低电平，使得初始置数00。11脚接高电平，14脚接低电平，4脚接高电平，芯片工作在加法计数状态。当QA、QB输出均为1时，置数端口会变为低电平，芯片进入置数状态，将输入的四位数置到输出端口，而输入端口低两位为00，就会将QA、QB重新置为0，而11脚置数端口因输出的改变又再次被置为高电平，芯片从置数状态重新回到加数计数状态，这样依次循环下去。

7

图2.4 状态循环控制模块电路图

武汉理工大学《数字电子技术》课程设计说明书

2.2.3计时器模块

根据设计要求，交通灯要有一个能自动装入不同定时时间的计时器，以完成甲道路绿灯下60秒、黄灯下5秒、红灯下25秒的不同时间的倒计时任务。该计时器由两片74LS192构成的两位十进制可预置减法计数器完成。

图2.6 计时器模块电路图

图2.5 计时器模块电路

如图所示，U1控制十位计数，U3控制个位计数，两芯片的5脚都接高电平，4脚接脉冲信号，使之工作在减法计数状态。U3的4脚接时钟脉冲，然后开始工作。当U3的输出减小到0000时，再减小1就会在13脚上产生一个下降沿脉冲，因为U3的13脚与U1的4脚相连，就会使U1上的数减小1，形成十进制减法计数。当U1，U3上的数全部都是0000时，此时再减小1，两块芯片的13脚会同时产生下降沿，有一个短暂的低电平变化过程，经或门电路反馈到11脚置数端口，使11脚在短时间内被置为低电平，使U1，U3同时被置数，把输入端口的四位数字（即之前预置好的正确的倒计时秒数）传送到输出端口，之后13脚高电平，11脚置数端口被置为高电平，又重新进入减法计数状态。

8