计算机结构原理试题 下载本文

试题精选 单项选择题

1.在(C)进位计算制下,有53+147=211.

A.十进制 B.八进制 C.九进制 D.十一进制 2.BCD码中8421码1001 0101 0100表示十进制数是(A)。

A.954 B.864 C.362 D.有错误

3.已知大写英文字母“A”的ASCII码值为41H,现字母“F”被存放在某个存储单元中,若采用偶校验(假设最高位作为校验位),则该存储单元中存放的十六进制数是()。

A.46H B.C6H C.47H D.C7H 4.对真值0表示形式唯一的机器数是()。

A.原码 B.补码和移码 C.反码 D.以上都不对 5.设寄存器内容为11111111,若它等于+127,则为()。

A.原码 B.补码 C.反码 D.移码

6.若某数x的真值为-0.1010,在计算机中该数表示为1.0110,则该数所用的编码方法是()。 A.原 B.补 C.反 D.移 7.设[x]原=1.x1x2x3x4,当满足下列()时,x>-1/2成立。

A.x1必为0,x2?x4至少有一个为1 B.x1必为0,x2?x4任意 C. x1必为1,x2?x4任意 D.以上答案均不正确 8.设机器数字长8位(含一位符号位),若机器数D5H为反码,则算术左移一位,右移一位分别为()。

A.ABH EAH B.AAH EAH C.ABH AAH D.AAH AAH 9.在定点数运算中产生溢出的原因是()。 A.运算过程中最高位产生了进位或借位 B.参加运算的操作数超出了机器的表示范围 C.运算结果的操作数超出了机器的表示范围 D.寄存器的尾数太少,不得不舍弃最低有效位 10.下溢出的是()。

A.运算结果的绝对值小于机器所能表示的最小负数 B.运算结果小于机器所能表示的最小负数 C.运算结果小于机器所能表示的最小整数 D.运算结果的最低有效位产生的错误

11.用补码双符号位表示的定点小数,下述情况属负溢出()。

A.11.0000000 B.01.0000000 C.10.0000000 D.00.1000000

12.将用8位二进制补码表示的十进制数-121,扩展成16位二进制补码,结果用十六进制表示为()。

A.0087H B.FF87H C.8079H D.FFF9H 13.原码乘法时,符号位单独处理,乘积的符号是()。

A.两个操作数符号相与 B.两个操作数符号相或 C.两个操作数符号相异或 D.被乘数的符号 14.在补码除法(加减交替法)中,根据()上商“1”。

A.余数为正 B.余数的符号与除数的符号不同 C.余数的符号与除数的符号相同 D.余数的符号与被除数的符号不同 15.从下面浮点运算器的描述中选出一个描述正确的句子()。 A.尾数部件只进行加法和减法运算。

5

B.阶码部件可实现加、减、乘、除四种运算。

C.浮点运算器可用两个松散连接的定点运算部件—阶码部件和尾数部件,阶码部件只进行阶码相加、相减和比较操作。

D.尾数部件只进行乘法和除法运算。

16.在浮点机中,当其他条件相同时,阶码用移码表示与阶码用补码表示相比,浮点数的表示范围()。

A.采用移码时表示范围大 B.采用补码时表示范围大 C.一样大 D.都不对

17.设某浮点机的阶码基数为4,两个浮点数x、y的阶差为1(x的阶码大),则求x-y的过程中,对阶时应()。

A.将x的尾数左移1位 B. 将x的尾数左移2位 C. 将y的尾数右移2位 D. 将y的尾数右移1位 18.采用规格化的浮点数的目的是()

A.增加数据的表示范围 B.方便浮点运算

C.防止运算时数据溢出 D.增加数据的表示精度 19.如果采用“0舍1入法”,则0.1101 0001 1舍去最后一位后,结果为()。 A.0.1101 0001 B.0.1101 0010 C.0.1101 0011 D.0.1101 0111 20.浮点机中,尾数相加后,符号位为01,表示()。 A.发生溢出,需要中断处理 B.发生溢出,按机器零处理

C.需要右规,且右规后才能判断是否溢出 D.需要左规,且左规后才能判断是否溢出

21.十进制数-0.75的IEEE754单精度格式表示成十六进制为()。

A.3F200000H B.BE200000H C.BF400000H D.BE400000H 22.在串行进位的并行加法器中,影响加法器运算速度的关键因素是()。

A.门电路的级延迟 B.元器件速度 C.进位传递延迟 D.各位加法器速度的不同 23.用八片74181和两片74182可组成()。 A.组内并行进位、组间串行进位的32位ALU。 B.两级先行进位结构的32位ALU

C.组内先行进位、组间先行进位的16位ALU D.三级先行进位结构的32位ALU

24.加法器中第i位的进位传递条件Pi为()。

A.xi+yi B.xiyi C.xi?yi D.xi+yi+ci-1

综合应用题

1.计算机存储器程序概念的特点之一是把数据和指令都作为二进制信号看待。今有一计算机字长32位,数符位是第31位;对于二进制位1000 1111 1110 1111 1100 0000 0000 0000,

1)表示一个补码整数,其十进制值是多少? 2)表示一个无符号整数,其十进制值是多少?

3)表示一个IEEE754标准的单精度浮点数,其值是多少? 2.已知[X]补和[Y]补,计算下列各题:

1)[X]补=0.11011,[Y]补=1.01011,[X+Y]补=?[ X-Y]补=? 2)[X]补=1.01010,[Y]补=1.00100,[X+Y]补=?[ X-Y]补=?

3.已知X=0.1011,Y=-0.1001,用补码一位算法(Booth乘法)计算XY。

4.1)写出(3.8125)10在IEEE754标准的短实数、长实数、临时实数形式下的机器数。

6

2)若1100 0010 1111 1011 1101 0000 0000 0000位IEEE754短实数的机器数形式,其代表的真值是多少?

5.某加法器进位链小组信号为C4C3C2C1,低位来的进位信号为C0,请分别按下述两种方式写出C4C3C2C1的逻辑表达式。

1)串行进位方式。 2)并行进位方式。

第三章 存储器系统的层次结构

例题精析

1.下列有关RAM和ROM的叙述中,正确的是(A)。 I.RAM是易失性存储器,ROM是非易失性存储器

II.RAM和ROM都是采用随机存取的方式进行信息访问 III.RAM和ROM都可用作Cache IV.RAM和ROM都需要进行刷新

A.仅I和II B.仅II和III C.仅I、II、III D.仅II、III、IV 2.双端口存储器在(B)情况下会发生读/写冲突。

A.左端口与右端口的地址码不同 B.左端口与右端口的地址码相同 C.左端口与右端口的数据码相同 D.左端口与右端口的数据码不同

3.某DRAM芯片,其存储容量为512K×8位,该芯片的地址线和数据线数目为(D)。 A.8、512 B.512、8 C.18、8 D.19、8

4.某计算机主存容量为64KB,其中ROM区为4KB,其余为RAM区,按字节编址。现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器,则需要上述规格的ROM芯片数和RAM芯片数分别是(D)。

A.1、15 B.2、15 C.1、30 D.2、30

5.假定用若干个2K×4位芯片组成一个8K×8位存储器,则地址0B1FH所在芯片的最小地址是(D)。

A.0000H B.0600H C.0700H D.0800H 6.主存储器和CPU之间增加Cache的目的是(A)。 A.解决CPU和主存之间的速度匹配问题 B.扩大主存储器容量

C.扩大CPU中通用寄存器的数量

D.既扩大主存储器容量,又扩大CPU中通用寄存器的数量

7.假设某计算机的存储系统由Cache和主存组成,某程序执行过程中访存1000次,其中访问Cache缺少(未命中)50次,则Cache的命中率是(D)。

A.5% B.9.5% C.50% D.95% 8.某计算机的Cache共有16块,采用2路组相联映射方式(即每组2块)。每个主存块大小为32字节,按字节编址。主存129号单元所在主存块应装入到的Cache组号是(C)。

A.0 B.2 C.4 D.6 9.采用虚拟存储器的主要目的是(D)。

A.提高主存储器的存取速度 B.扩大主存储器的存储空间 C.提高外存储器的存取速度 D.扩大外存储器的存储空间 10.下列命令组合情况中,一次访存过程中,不可能发生的是(D)。 A.TLB未命中,Cache未命中,Page未命中 B.TLB未命中,Cache命中,Page命中

7

C.TLB命中,Cache未命中,Page命中 D.TLB命中,Cache命中,Page未命中

11.已知Cache/主存系统效率为85%,平均访问时间为60ns,主存访问时间是Cache访问时间的4倍,求主存储器周期是多少?Cache命中率是多少?

12.有一Cache系统,字长为16位,主存容量为16字×256块,Cache的容量为16字×8块。采用全相联映射,求:

1)主存和Cache的容量各为多少字节?主存和Cache的字地址各为多少位? 2)如果原先已经依次装入了5块的信息,问字地址为338H所在的主存块将装入Cache块的块号及在Cache中的字地址是多少?

3)如果块表中地址为1的行中标记着36H的主存块号标志,Cache块号标志位5H,则在CPU送来主存的字地址为368H时是否命中?如果命中,此时Cache的字地址为多少?

13.某计算机的主存地址空间为256MB,按字节编址,指令Cache分离,均有8个Cache行,每个Cache行的大小为64B,数据Cache采用直接映射方式,现有两个功能相同的程序A和B,其伪代码如下所示: 程序A: 程序B: int a[256][256]; int a[256][256]; ?? ?? int sum_array1() int sum_array2() { { int i,j,sum=0; int i,j,sum=0; for(i=0;i<256;i++) for(i=0;i<256;j++) for(j=0;j<256;j++) for(j=0;i<256;i++) sum+=a[i][j]; sum+=a[i][j]; return sum; return sum; } } 假定int类型数据用32位补码表示,程序编译时i、j、sum均分配在寄存器中,数据a按行优先方式存放,其地址为320(十进制数)。请回答下列问题,要求说明理由或给出计算过程。

1)若不考虑用于Cache一致性维护和替换算法的控制位,则数据Cache的总容量是多少? 2)数组元素a[0][31]和a[1][1]各自所在的主存块对应的Cache行号(Cache行号从0开始)分别是多少?

3)程序A和B的数据访问命中率各是多少?哪个程序的执行时间更短?

试题精选

单项选择题

1. 计算机系统中,广义的存储系统包括寄存器、Cache、主存储器和外存储器,其每位价格由高到低的顺序是(A)。

A. 寄存器、Cache、主存储器、外存储器 B. Cache、寄存器、主存储器、外存储器 C. 主存储器、寄存器、Cache、外存储器 D. 外存储器、寄存器、主存储器、寄存器 2.存储周期是指(C)。 A.存储器的写入时间

B.存储器进行连续写操作允许的最短间隔时间

C.存储器进行连续读或写操作所允许的最短间隔时间

8