完美WORD格式
作业解答
第一章 作业解答
1.1 基本的软件系统包括哪些内容？
答：基本的软件系统包括系统软件与应用软件两大类。
系统软件是一组保证计算机系统高效、正确运行的基础软件，通常作为系统资源提供给用户使用。包括：操作系统、语言处理程序、数据库管理系统、分布式软件系统、网络软件系统、各种服务程序等。
1.2 计算机硬件系统由哪些基本部件组成？它们的主要功能是什么？
答：计算机的硬件系统通常由输入设备、输出设备、运算器、存储器和控制器等五大部件组成。
输入设备的主要功能是将程序和数据以机器所能识别和接受的信息形式输入到计算机内。
输出设备的主要功能是将计算机处理的结果以人们所能接受的信息形式或其它系统所要求的信息形式输出。
存储器的主要功能是存储信息，用于存放程序和数据。
运算器的主要功能是对数据进行加工处理，完成算术运算和逻辑运算。
控制器的主要功能是按事先安排好的解题步骤，控制计算机各个部件有条不紊地自动工作。
1.3 冯·诺依曼计算机的基本思想是什么？什么叫存储程序方式？ 答：冯·诺依曼计算机的基本思想包含三个方面：
1) 计算机由输入设备、输出设备、运算器、存储器和控制器五大部件组成。 2) 采用二进制形式表示数据和指令。 3) 采用存储程序方式。
存储程序是指在用计算机解题之前，事先编制好程序，并连同所需的数据预先存入主存储器中。在解题过程（运行程序）中，由控制器按照事先编好并存入存储器中的程序自动地、连续地从存储器中依次取出指令并执行，直到获得所要求的结果为止。
1.4 早期计算机组织结构有什么特点？现代计算机结构为什么以存储器为中心？
答：早期计算机组织结构的特点是：以运算器为中心的，其它部件都通过运算器完成信息的传递。
随着微电子技术的进步，人们将运算器和控制器两个主要功能部件合二为一，集成到一个芯片里构成了微处理器。同时随着半导体存储器代替磁芯存储器，存储容量成倍地扩大，加上需要计算机处理、加工的信息量与日俱增，以运算器为中心的结构已不能满足计算机发展的需求，甚至会影响计算机的性能。为了适应发展的需要，现代计算机组织结构逐步转变为以存储器为中心。
1.5 什么叫总线？总线的主要特点是什么？采用总线有哪些好处？ 答：总线是一组可为多个功能部件共享的公共信息传送线路。
总线的主要特点是共享总线的各个部件可同时接收总线上的信息，但必须分时使用总线发送信息，以保证总线上信息每时每刻都是唯一的、不至于冲突。
使用总线实现部件互连的好处：
① 可以减少各个部件之间的连线数量，降低成本；
② 便于系统构建、扩充系统性能、便于产品更新换代。
1.6 按其任务分，总线有哪几种类型？它们的主要作用是什么？
答：按总线完成的任务，可把总线分为：CPU内部总线、部件内总线、系统总线、外总线。
整理分享
完美WORD格式
1.7 计算机的主要特点是什么？
答：计算机的主要特点有：① 能自动连续地工作；② 运算速度快；③运算精度高；④ 具有很强的存储能力和逻辑判断能力；⑤ 通用性强。
1.8 衡量计算机性能有哪些基本的技术指标？以你所熟悉的计算机系统为例，说明它的型号、主频、字长、主存容量、所接的I/O设备的名称及主要规格。 答：衡量计算机性能的基本的技术指标有：
① 基本字长；② 主存容量；③ 运算速度；④ 所配置的外部设备及其性能指标；⑤ 系统软件的配置。
1.9单选题
（1）1946年，美国推出了世界上第一台电子数字计算机，名为__A__。
A. ENIAC B. UNIVAC-I C. ILLIAC-IV D. EDVAC （2）在计算机系统中，硬件在功能实现上比软件强的是__C__。
A. 灵活性强 B. 实现容易 C. 速度快 D. 成本低 （3）完整的计算机系统包括两大部分，它们是__ C ____。
A. 运算器与控制器 B. 主机与外设 C. 硬件与软件 D. 硬件与操作系统
（4）在下列的描述中，最能准确反映计算机主要功能的是___ D ___。
A. 计算机可以代替人的脑力劳动 B. 计算机可以存储大量的信息 C. 计算机是一种信息处理机 D. 计算机可以实现高速运算
（5）存储程序概念是由美国数学家冯·诺依曼在研究__ D ___时首先提出来的。
A. ENIAC B. UNIVAC-I C. ILLIAC-IV D. EDVAC
（6）现代计算机组织结构是以__ B ___为中心，其基本结构遵循冯·诺依曼思想。
A. 寄存器 B. 存储器 C. 运算器 D. 控制器 （7）冯?诺依曼存储程序的思想是指__ C ___。
A. 只有数据存储在存储器 B. 只有程序存储在存储器 C. 数据和程序都存储在存储器 D. 数据和程序都不存储在存储器
1.10填空题
（1）计算机CPU主要包括 ① 和__ ②____两个部件。
答：① 运算器 ② 控制器
（2）计算机的硬件包括 ① 、__ ②____、__ ③____、__ ④____和__ ⑤____等5大部分。
答：① 运算器 ② 控制器 ③ 存储器 ④ 输入设备 ⑤ 输出设备 （3）计算机的运算精度与机器的 ① 有关，为解决精度与硬件成本的矛盾，大多数计算机使用__ ②
____。
答：① 字长 ② 变字长运算
（4）从软、硬件交界面看，计算机层次结构包括 ① 和__ ②____两大部分。
答：① 实机器 ② 虚机器
（5）计算机硬件直接能执行的程序是 ① 程序，高级语言编写的源程序必须经过__ ②____翻译，
计算机才能执行。
答：① 机器语言 ② 语言处理程序
（6）从计算机诞生起，科学计算一直是计算机最主要的 ① 。
整理分享
完美WORD格式
答：① 应用领域
（7）银河I（YH-I）巨型计算机是我国研制的 ① 。
答：① 第一台巨型计算机
1.11是非题
（1）微处理器可以用来做微型计算机的CPU。 × （2）ENIAC计算机的主要工作原理是存储程序和多道程序控制。 × （3）决定计算机运算精度的主要技术指标是计算机的字长。 √ （4）计算机总线用于传输控制信息、数据信息和地址信息的设施。 √ （5）计算机系统软件是计算机系统的核心软件。 √ （6）计算机运算速度是指每秒钟能执行操作系统的命令个数。 × （7）计算机主机由CPU、存储器和硬盘组成。 × （8）计算机硬件和软件是相辅相成、缺一不可的。 √
第二章 作业解答
2.1 完成下列不同进制数之间的转换。
（1） (246.625)D＝(11110110.101)B＝(366.5)Q＝( F6. A )H
（2） (AB.D)H＝(10101011.1101 )B＝(253. 64 )Q＝(171.8125 )D （3） (1110101)B＝( 117 )D＝(000100010111 )8421BCD
2.2 分别计算用二进制表示4位、5位、8位十进制数时所需要的最小二进制位的长度。
1314
答：∵ 4位十进制数的最大数为9999，2＝8192＜9999＜2＝16384
∴表示4位十进制数所需的最小二进制位的长度为14位。
1617
∵ 5位十进制数的最大数为99999，2＝65536＜9999＜2＝131072 ∴表示5位十进制数所需的最小二进制位的长度为17位。
2627
∵ 8位十进制数的最大数为99999999，2＝67108864＜99999999＜2＝134217728 ∴表示8位十进制数所需的最小二进制位的长度为27位。
ij
根据当i位十进制数与j位二进制数比较时的等式，10 = 2，得j≈3.3i，亦可得到上述结果。
2.3 写出判断一个7位二进制正整数K＝K7K6K5K4K3K2K1是否为4的倍数的判断条件。
答：判断一个7位二进制正整数K＝K7K6K5K4K3K2K1是否为4的倍数的判断条件是：K2K1是否为全0。
当K2K1＝00时，K＝K7K6K5K4K3K2K1为4的倍数，否则就不是。
2.4 设机器字长为8位（含一位符号位），已知十进制整数x，分别求出 [x]原、[x]反、[x]移、[x]补、[－x]补、
[
1x]补。 2（1） x＝＋79 （2） x＝－56 （3） x＝－0 （4） x＝－1 答：（1） x＝＋79＝(01001111)2 （2）x＝－56＝－(00111000)2
（3）x＝－0＝－(00000000)2 （4）x＝－1＝－(00000001)2 x ＋79 －56 [x]原 01001111 10111000 [x]反 01001111 11000111 [x]移 11001111 01001000 [x]补 01001111 11001000 [－x]补 10110001 00111000 [1x]补 200100111 (截断法) 00101000 (0舍1入) 11100100 整理分享
完美WORD格式 －0 －1 10000000 10000001 11111111 111111110 10000000 011111111 00000000 111111111 00000000 00000001 00000000 （溢出） 机器零
2.5 已知[x]补，求x的真值。
（1） [x]补＝0.1110 （2） [x]补＝1.1110 （3） [x]补＝0.0001 （4） [x]补＝1.1111 答：（1） [x]补＝0.1110，x＝0.1110 （2） [x]补＝1.1110，x＝－0.0010 （3） [x]补＝0.0001，x＝0.0001 （4） [x]补＝1.1111，x＝－0.0001 2.6 已知 x 的二进制真值，试求 [x]补、[－x]补、[
补
111x]补、[x]补、[2x]补、[4x]补、 [－2x]补、[－x]244。
（1） x＝＋0.0101101 （2） x＝－0.1001011
（3） x＝－1 （4） x＝－0.0001010 x [x]补 [－x]补 [1x]补 2[1x]补 4[2x]补 [4x]补 溢出 溢出 溢出 [－2x]补 [－1x]补 4＋0.0101101 －0.1001011 －1 －0.0001010 0.0101101 1.1010011 1.0110101 0.1001011 1.0000000 无表示 0.0010110 0.0001011 0.1011010 0.0010111 1.1011010 1.1101110 1.1011011 1.1101101 1.1000000 1.1100000 溢出 溢出 1.0100110 1.1110101 溢出 溢出 0.0010010 0.0010011 0.0100000 1.1110110 0.0001010 1.1111011 1.1111110 0.000010 1.1101100 1.1011000 0.0010100 1.1111101 0.000011
2.7 根据题2.7表中给定的机器数（整数），分别写出把它们看作原码、反码、补码、移码表示形式时所对应的十进制真值。
题2.7表
表示形式 机器数 01011100 11011001 10000000
2.8 设十进制数x＝(＋124.625)×2
（1） 写出x对应的二进制定点小数表示形式。 （2） 若机器的浮点数表示格式为：
20 19 18 15 14 0 －10
原码表示 +92 -89 -0 反码表示 +92 -38 -127 补码表示 +92 -39 -128 移码表示 -36 +89 0 数符 阶符 阶码 尾 数 其中阶码和尾数的基数均为2。
① 写出阶码和尾数均采用原码表示时的机器数形式。
② 写出阶码和尾数均采用补码表示时的机器数形式。
－10－3
答：（1）x对应的二进制定点小数表示形式为：1111100.101×2＝0.1111100101×2＝0.0001111100101
（2） ① 阶码和尾数均采用原码表示时的机器数形式：
0 10011 111110010100000＝0 1001 1111 1100 1010 0000＝09FCA0H ② 阶码和尾数均采用补码表示时的机器数形式：
整理分享
完美WORD格式
0 11101 111110010100000＝0 1110 1111 1100 1010 0000＝0EFCA0H
2.9 设某机字长为16位，数据表示格式为：
定点整数： 0 1 15 数符 浮点数： 0 1 尾 数 2 5 6 15 数符
阶符 阶码 尾 数 分别写出该机在下列的数据表示形式中所能表示的最小正数、最大正数、最大负数、最小负数（绝对值最大的负数）和浮点规格化最小正数、最大负数在机器中的表示形式和所对应的十进制真值。 （1） 原码表示的定点整数； （2） 补码表示的定点整数；
（3） 阶码与尾数均用原码表示的浮点数； （4） 阶码与尾数均用补码表示的浮点数；
（5） 阶码为移码、尾数用补码表示的浮点数。 解：（1） 原码表示的定点整数
最小正数 最大正数 最大负数 最小负数
（2） 补码表示的定点整数
最小正数 最大正数 最大负数 最小负数 机器数形式 0 000000000000001 0 111111111111111 1 111111111111111 1 000000000000000 十进制真值 1 2－1 －1 －2 1515机器数形式 0 000000000000001 0 111111111111111 1 000000000000001 1 111111111111111 十进制真值 1 2－1 －1 －(2－1) 1515
（3） 阶码与尾数均用原码表示的浮点数；
最小正数 规格化最小正数 最大正数 最大负数 规格化最大负数 机器数形式 0 1 1111 0000000001 0 1 1111 1000000000 0 0 1111 1111111111 1 1 1111 0000000001 1 1 1111 1000000000 十进制真值 2－10×2－15 2×2(1－2－2－1－15 15－10)×2 －15－10×2 －2×2－1－15 整理分享
完美WORD格式
最小负数 1 0 1111 1111111111 －(1－2－10)×2 15 （4） 阶码与尾数均用补码表示的浮点数；
最小正数 规格化最小正数 最大正数 最大负数 规格化最大负数 最小负数 机器数形式 0 1 0000 0000000001 0 1 0000 1000000000 0 0 1111 1111111111 1 1 0000 1111111111 1 1 0000 0111111111 1 0 1111 0000000000 十进制真值 2－10×2－16 2×2(1－2－2－1－1－16 15－10)×2 －16－10×2 －16－(2＋2－10)×2 －1×2 15
（5） 阶码为移码、尾数用补码表示的浮点数。
最小正数 规格化最小正数 最大正数 最大负数 规格化最大负数 最小负数 机器数形式 0 0 0000 0000000001 0 0 0000 1000000000 0 1 1111 1111111111 1 0 0000 1111111111 1 0 0000 0111111111 1 0 1111 0000000000 十进制真值 2－10×2－16 2×2(1－2－2－1－1－16 15－10)×2 －16－10×2 －16－(2＋2－10)×2 －1×2 15
2.10 设2.9题中的浮点数格式中，阶码与尾数均用补码表示，分别写出下面用十六进制书写的浮点机器数所对应的十进制真值。
（1） FFFFH； （2） C400H； （3） C000H。
－10－1－11
答：（1） FFFFH＝1 11111 1111111111＝－2×2＝－2
－15－15
（2） C400H＝1 10001 0000000000＝－1×2＝－2
－16－16
（3） C000H＝1 10000 0000000000＝－1×2＝－2
2.11 用十六进制写出下列十进制数的IEEE754标准32位单精度浮点数的机器数的表示形式。
（1） 0.15625 （2） －0.15625 （3） 16 （4） －5 答：
－3
（1）(0.15625)10＝(0. 00101)2＝1.01×2
阶码E＝127＋(－3)＝124＝(1111100)2＝01111100 机器数形式：0 01111100 01000000000000000000000 十六进制形式：3E200000H
－3
（2） (－0.15625)10＝(－0. 00101)2＝－1.01×2 阶码E＝127＋(－3)＝124＝(1111100)2＝01111100 机器数形式：1 01111100 01000000000000000000000 十六进制形式：BE200000H
4
（3） (16)10＝(10000)2＝－1.0000×2 阶码E＝127＋4＝131＝(10000011)2
整理分享
完美WORD格式
机器数形式：0 10000011 00000000000000000000000 十六进制形式：41800000H
2
（4） (－5)10＝(－101)2＝－1.01×2 阶码E＝127＋2＝129＝(10000001)2
机器数形式：1 10000001 01000000000000000000000 十六进制形式：C0A00000H
2.12 用十六进制写出写出IEEE754标准32位单精度浮点数所能表示的最小规格化正数和最大规格化负数的机器数表示形式。
SE－127
答：若1≤E≤254，则 N＝(－1)×2×(1.M) ，为规格化数。
最小规格化正数的机器数表示形式：S＝0，E＝1，M＝00000000000000000000000 0 00000001 00000000000000000000000＝00800000H
最大规格化负数的机器数表示形式：S＝1，E＝1，M＝00000000000000000000000 1 00000001 00000000000000000000000＝80800000H
2.13 写出下列十六进制的IEEE单精度浮点数代码所代表的十进制数值。
（1） 42E48000 （2） 3F880000 （3） 00800000 （4） C7F00000 解：
（1） 42E48000＝0 10000101 11001001000000000000000 指数＝(10000101)2－127＝133－127＝6
M＝1.11001001000000000000000＝1＋(1/2＋1/4＋1/32＋1/256)
6
十进制数值N＝[1＋(1/2＋1/4＋1/32＋1/256)]×2＝114.25 （2） 3F880000＝0 01111111 00010000000000000000000 指数＝(01111111)2－127＝127－127＝0
M＝1.00010000000000000000000＝1＋1/16＝1.0625
0
十进制数值N＝1.0625×2＝1.0625
（3） 00800000＝0 00000001 00000000000000000000000 指数＝(00000001)2－127＝1－127＝－126 M＝1.00000000000000000000000
－126
十进制数值N＝1×2
（4） C7F00000＝1 10001111 11100000000000000000000 指数＝(10001111)2－127＝143－127＝16
M＝1. 11100000000000000000000＝1＋(1/2＋1/4＋1/8)＝1.875
161514131316
十进制数值N＝－(2＋2＋2＋2)＝－15×2＝－122880＝－1.875×2
2.14 设有两个正浮点数：N1?S1?21，N2?S2?22 （1） 若e1＞e2，是否有N1＞N2
（2） 若S1、S2均为规格化数，上述结论是否正确？ 答：（1）不一定
（2）正确
2.15 设一个六位二进制小数x＝0.a1a2a3a4a5a6，x≥0，请回答：
（1） 若要x≥
ee1，a1a2a3a4a5a6需要满足什么条件？ 8 整理分享
完美WORD格式
1，a1a2a3a4a5a6需要满足什么条件？ 211（3） 若要≥x＞，a1a2a3a4a5a6需要满足什么条件？
416（2） 若要x＞解：
1，a1a2a3a4a5a6需要满足：a1a2a3至少有一个1 81（2）要x＞，a1a2a3a4a5a6需要满足：a1＝1，且a2a3a4a5a6至少有一个为1（不为全0）
211（3）要≥x＞，a1a2a3a4a5a6需要满足：
416（1）要x≥
a1＝0且 ① a2＝1，a3a4a5a6为全0
② a2＝0且a3＝1，a4a5a6任意
或a2＝0且a3＝0，a4＝1，a5a6至少有一个为1
2.16 表示一个汉字的内码需几个字节？表示一个32×32点阵的汉字字形码需几个字节？在计算机内部如何
区分字符信息与汉字信息？ 答：① 一个汉字的内码需2个字节。
② 表示一个32×32点阵的汉字字形码需4×32＝128个字节。
③ 在计算机内部利用字节的最高位是0还是1区分字符信息与汉字信息.
2.17 分别用前分隔数字串、后嵌入数字串和压缩的十进制数串形式表示下列十进制数。
（1） ＋74 （2） －639 （3） ＋2004 （4） －8510 解：
（1） ＋74 前分隔数字串
＋74
2B “+”
37 “7”
34 “4”
后嵌入数字串
＋74
37 “7”
34 “4”
压缩的十进制数串
＋74
0000 “0”
0111 “7”
0100 “4”
1100 “+”
（2） －639 前分隔数字串
－639
2D “-“
36 “6”
33 “3”
39 “9”
后嵌入数字串
－639
36 “6”
33 “3”
79 “9”
压缩的十进制数串
整理分享
完美WORD格式
－639
0110 “6”
0011 “3”
1001 “9”
1101 “-”
（3） ＋2004 前分隔数字串
＋2004
2B “+”
32 “2”
30 “0”
30 “0”
34 “4”
后嵌入数字串
＋2004
32 “2”
30 “0”
30 “0”
34 “4”
压缩的十进制数串
＋2004
0000 “0”
0010 “2”
0000 “0”
0000 “0”
0100 “4”
1100 “+”
（4） －8510 前分隔数字串
－8510
2D “-“
38 “8”
35 “5”
31 “1”
30 “0”
后嵌入数字串
－8510
38 “8”
35 “5”
31 “1”
70 “0”
压缩的十进制数串 －8510
0000 “0”
1000 “8”
0101 “5”
0001 “1”
0000 “0”
1101 “-”
2.18 数据校验码的实现原理是什么？ 答：。数据校验码的实现原理是在正常编码中加入一些冗余位，即在正常编码组中加入一些非法编码，当合法数据编码出现某些错误时，就成为非法编码，因此就可以通过检测编码是否合法来达到自动发现、定位乃至改正错误的目的。在数据校验码的设计中，需要根据编码的码距合理地安排非法编码的数量和编码规则。
2.19 什么是“码距”？数据校验与码距有什么关系？
答：码距是指在一组编码中任何两个编码之间最小的距离。
数据校验码的校验位越多，码距越大，编码的检错和纠错能力越强。 记码距为d，码距与校验码的检错和纠错能力的关系是： d≥e＋1 可检验e个错。 d≥2t＋1 可纠正t个错。
d≥e＋t＋1 且e＞t，可检e个错并能纠正t个错。
2.20 奇偶校验码的码距是多少？奇偶校验码的校错能力怎样？
答：奇偶校验码的码距为2。奇偶校验码只能发现一位或奇数位个错误，而无法发现偶数位个错误，而且即使发现奇数位个错误也无法确定出错的位置，因而无法自动纠正错误。
整理分享
完美WORD格式
2.21 下面是两个字符（ASCII码）的检一纠一错的海明校验码（偶校验），请检测它们是否有错？如果有错请加以改正，并写出相应的正确ASCII码所代表的字符。 （1） 10111010011 （2） 10001010110 解：
（1） 指误字为
E1＝P1⊕A6⊕A5⊕A3⊕A2⊕A0＝1⊕1⊕1⊕1⊕0⊕1＝1 E2＝P2⊕A6⊕A4⊕A3⊕A1⊕A0＝0⊕1⊕0⊕1⊕1⊕1＝0 E3＝P4⊕A5⊕A4⊕A3＝1⊕1⊕0⊕1＝1 E4＝P8⊕A2⊕A1⊕A0＝0⊕0⊕1⊕1＝0
得到的指误字为E4E3E2E1＝0101＝(5)10，表示接收到的海明校验码中第5位上的数码出现了错误。将第5位上的数码A5＝1取反，即可得到正确结果 10110010011。正确ASCII码所代表的字符为1001011＝“K”。 （2） 指误字为
E1＝P1⊕A6⊕A5⊕A3⊕A2⊕A0＝1⊕0⊕1⊕1⊕1⊕0＝0 E2＝P2⊕A6⊕A4⊕A3⊕A1⊕A0＝0⊕0⊕0⊕1⊕1⊕0＝0 E3＝P4⊕A5⊕A4⊕A3＝0⊕1⊕0⊕1＝0 E4＝P8⊕A2⊕A1⊕A0＝0⊕1⊕1⊕0＝0
得到的指误字为E4E3E2E1＝0000，无错。正确ASCII码为0101110＝“．”
2.22 试编出8位有效信息01101101的检二纠一错的海明校验码（用偶校验）。 解：8位有效信息需要用4个校验位，所以检一纠一错的海明校验码共有12位。 4个校验位为：
P1＝A7⊕A6⊕A4⊕A3⊕A1＝0⊕1⊕0⊕1⊕0＝0 P2＝A7⊕A5⊕A4⊕A2⊕A1＝0⊕1⊕0⊕1⊕0＝0
P4＝A6⊕A5⊕A4⊕A0＝1⊕1⊕0⊕1＝1 P8＝A3⊕A2⊕A1⊕A0＝1⊕1⊕0⊕1＝1
检一纠一错的海明校验码：000111011101＝1DDH 检二纠一错的海明校验码，增加P0
P0＝P1⊕P2⊕A7⊕P4⊕A6⊕A5⊕A4⊕P8⊕A3⊕A2⊕A1⊕A0＝1
有效信息01101101的13位检二纠一错的海明校验码：1000111011101＝11DDH
2.23 设准备传送的数据块信息是1010110010001111，选择生成多项式为G(x)＝100101，试求出数据块的CRC码。
解：模2除后，余数R(x)＝10011，数据块的CRC码：
101011001000111110011
32
2.24 某CRC码（CRC）的生成多项式 G(x)＝x＋x＋1，请判断下列CRC码是否存在错误。
（1） 0000000 （2） 1111101 （3） 1001111 （4） 1000110 解：G(x)＝1101
（1） 0000000模2除1101，余数为：000，无错 （2） 1111101模2除1101，余数为：010，有错 （3） 1001111模2除1101，余数为：100，有错 （4） 1000110模2除1101，余数为：000，无错
2.25 选择题
（1） 某机字长64位，其中1位符号位，63位尾数。若用定点小数表示，则最大正小数为 B 。
-64-63－64－63
A. ＋(1－2) B. ＋(1－2) C. 2 D. 2
整理分享
完美WORD格式
（2） 设[x]补=1.x1x2x3x4x5x6x7x8，当满足 A 时，x＞－1/2成立。
A. x1＝1, x2～x8至少有一个为1 B. x1＝0, x2～x8至少有一个为1 C. x1＝1，x2～x8任意 D. x1＝0, x2～x8任意
（3） 在某8位定点机中，寄存器内容为10000000，若它的数值等于－128，则它采用的数据表示为 B 。
A. 原码 B. 补码 C. 反码 D. 移码
（4） 在下列机器数中，哪种表示方式下零的表示形式是唯一的 B 。
A. 原码 B. 补码 C. 反码 D. 都不是 （5） 下列论述中，正确的是 D 。
A. 已知[x]原求[x]补的方法是：在[x]原的末位加1
B. 已知[x]补求[－x]补的方法是：在[x]补的的末位加1
C. 已知[x]原求[x]补的方法是：将尾数连同符号位一起取反，再在末位加1 D. 已知[x]补求[－x]补的方法是：将尾数连同符号位一起取反，再在末位加1
（6） IEEE754标准规定的32位浮点数格式中，符号位为1位，阶码为8位，尾数为23位，则它所能表示
的最大规格化正数为 A 。
－23＋127－23＋127
A. ＋(2－2)×2 B. ＋(1－2)×2
－23＋255＋127－23
C. ＋(2－2)×2 D. 2－2 （7） 浮点数的表示范围取决于 A 。
A. 阶码的位数 B. 尾数的位数 C. 阶码采用的编码 D. 尾数采用的编码
（8） 在24×24点阵的汉字字库中，一个汉字的点阵占用的字节数为 D 。
A. 2 B. 9 C. 24 D. 72
（9） 假定下列字符码中有奇偶校验位，但没有数据错误，采用奇校验的编码是 B 。
A. 10011010 B. 11010000 C. 11010111 D. 10111000 （10） 在循环冗余校验中，生成多项式G(x)应满足的条件不包括 D 。
A. 校验码中的任一位发生错误，在与G(x)作模2除时，都应使余数不为0 B. 校验码中的不同位发生错误时，在与G(x)作模2除时，都应使余数不同 C. 用G(x)对余数作模2除，应能使余数循环
D. 不同的生成多项式所得的CRC码的码距相同，因而检错、校错能力相同
2.26 填空题
（1） 设某机字长为8位（含一符号位），若 [x]补＝11001001，则x所表示的十进制数的真值为 ① ，
[1/4x]补＝ ② ；若 [y]移=11001001，则y所表示的十进制数的真值为 ③ ；y的原码表示 [y]原＝ ④ 。
答：① -55 ② 11110010 ③ +73 ④ 01001001
（2） 在带符号数的编码方式中，零的表示是唯一的有 ① 和 ② 。
答：① 补码 ② 移码 （3） 若[x1]补＝10110111， [x2]原＝1.01101 ，则数x1的十进制数真值是 ① ，x2的十进制数真值是 ② 。
答：① -73 ② -0.71875
（4） 设某浮点数的阶码为8位（最左一位为符号位），用移码表示；尾数为24位（最左一位为符号位），采
用规格化补码表示，则该浮点数能表示的最大正数的阶码为 ① ，尾数为 ② ；规格化最大负数的阶码为 ③ ，尾数为 ④ 。（用二进制编码回答） （书上：最小负数的阶码为 ③ ，尾数为 ④ ）
答：① 11111111 ② 011111111111111111111111
③ 11111111 ④ 100000000000000000000000
（5） 设有效信息位的位数为N, 校验位数为K，则能够检测出一位出错并能自动纠错的海明校验码应满足的关系是 ① 。
整理分享
完美WORD格式
答：① 2－1≥N＋K
2.27 是非题
（1） 设[x]补＝0.x1x2x3x4x5x6x7，若要求x＞1/2成立，则需要满足的条件是x1必须为1，x2～x7至少有一个
为1。 √
（2） 一个正数的补码和它的原码相同，而与它的反码不同。 ×
（3） 浮点数的取值范围取决于阶码的位数，浮点数的精度取决于尾数的位数。 √
（4） 在规格化浮点表示中，保持其他方面不变，只是将阶码部分由移码表示改为补码表示，则会使该浮点
表示的数据表示范围增大。 ×
（5） 在生成CRC校验码时，采用不同的生成多项式，所得到CRC校验码的校错能力是相同的。 ×
K
第三章 作业解答
3.1 已知[x]补、[y]补，计算[x＋y]补和[x－y]补，并判断溢出情况。
（1） [x]补＝0.11011 [y]补＝0.00011 （2） [x]补＝0.10111 [y]补＝1.00101 （3） [x]补＝1.01010 [y]补＝1.10001 解：（1） [x]补＝0.11011 [y]补＝0.00011 [－y]补＝1.111101
[x＋y]补＝0.11011＋0.00011＝0.11110 [x－y]补＝0.11011＋1.111101＝0.11000
（2）[x]补＝0.10111 [y]补＝1.00101 [－y]补＝0.11011
[x＋y]补＝0.10111＋1.00101＝1.11100
[x－y]补＝0.10111＋0.11011＝1.10010 溢出
（3）[x]补＝1.01010 [y]补＝1.10001 [－y]补＝0.01111
[x＋y]补＝1.01010＋1.10001＝0.11011 溢出 [x－y]补＝1.01010＋0.01111＝1.11001
3.2 已知[x]补、[y]补，计算[x＋y]变形补和[x－y]变形补，并判断溢出情况。
（1） [x]补＝100111 [y]补＝111100 （2） [x]补＝011011 [y]补＝110100 （3） [x]补＝101111 [y]补＝011000 解：（1）[x]变形补＝1100111 [y]变形补＝1111100 [－y]变形补＝0000100
[x＋y]变形补＝1100111＋1111100＝1100011 [x－y]变形补＝1100111＋0000100＝1101011
（2）[x]变形补＝0011011 [y]变形补＝1110100 [－y] ]变形补＝0001100
[x＋y]变形补＝0011011＋1110100＝0001111
[x－y]变形补＝0011011＋0001100＝0100111 溢出
（3） [x]变形补＝1101111 [y]变形补＝0011000 [－y]变形补＝1101000
[x＋y]变形补＝1101111＋0011000＝0000111
[x－y]变形补＝1101111＋1101000＝1010111 溢出
3.3 设某机字长为8位，给定十进制数：x＝＋49，y＝－74。试按补码运算规则计算下列各题，并判断溢出情况。
（1） [x]补＋[y]补 （2） [x]补－[y]补
（3） [－x]补＋[
11y]补 （4） [2x－y]补 22 整理分享
完美WORD格式
（5） [
11x＋y]补 （6） [－x]补＋[2y]补 22解：[x]补＝00110001 [y]补＝10110110 [－y]补＝01001010
（1） [x]补＋[y]补＝00110001＋10110110＝11100111 （2） [x]补－[y]补＝00110001＋01001010＝01111011 （3） [－x]补＋[（4） [2x－
1y]补＝11001111＋11011011＝10101010 21y]补＝01100010＋00100101＝10000111 溢出 211（5） [x＋y]补＝00011000＋11011011＝11110011
22（6） [－x]补＋[2y]补 [2y]补溢出，故[－x]补＋[2y]补的结果溢出
3.4 分别用原码一位乘法和补码一位乘法计算[x×y]原和[x×y]补。
（1） x＝0.11001 y＝0.10001 （2） x＝0.01101 y＝－0.10100 （3） x＝－0.10111 y＝0.11011 （4） x＝－0.01011 y＝－0.11010 解：（1）[x×y]原＝0.0110101001 [x×y]补＝0.0110101001
（2）[x×y]原＝1.0100000100 [x×y]补＝1.1011111100 （3）[x×y]原＝1.1001101101 [x×y]补＝1.0110010011 （4）[x×y]原＝0.0100011110 [x×y]补＝0.0100011110
3.5 分别用原码两位乘法和补码两位乘法计算[x×y]原和[x×y]补。
（1） x＝0.11001 y＝0.10001 （2） x＝0.10101 y＝－0.01101 （3） x＝－0.01111 y＝0.11101 （4） x＝－0.01001 y＝－0.10010 解： （1） [x×y]原＝0.0110101001 [x×y]补＝0.0110101001
（2）[x×y]原＝1.0100010001 [x×y]补＝1.1011101111 （3）[x×y]原＝1.0110110011 [x×y]补＝1.1001001101 （4）[x×y]原＝0.0010100010 [x×y]补＝0.0010100010
3.6 分别用原码不恢复余数法和补码不恢复余数法计算[x/y]原和[x/y]补。(1) (4)
（1） x＝0.01011 y＝0.10110
[x/y]原＝0.10000 [x/y]补＝0.10000 or [x/y]补＝0.10001 （2） x＝0.10011 y＝－0.11101
[x/y]原＝1.10100 [x/y]补＝1.01100 or [x/y]补＝1.01011 （3） x＝－0.10111 y＝－0.11011
[x/y]原＝0.11100 [x/y]补＝0.11101 or [x/y]补＝0.11100 （4） x＝＋10110 y＝－00110
[x/y]原＝100011 [x/y]补＝111101
3.7 在进行浮点加减运算时，为什么要进行对阶？说明对阶的方法和理由。 答：
3.8 已知某模型机的浮点数据表示格式如下：
0 数符 1 阶符 2 7 阶码 8 15 尾数
其中，浮点数尾数和阶码的基值均为2，均采用补码表示。
整理分享
完美WORD格式
（1） 求该机所能表示的规格化最小正数和非规格化最小负数的机器数表示及其所对应的十进制真值。 （2）已知两个浮点数的机器数表示为EF80H和FFFFH，求它们所对应的十进制真值。 （3）已知浮点数的机器数表示为:
[x]补＝1 1111001 00100101，[y]补＝1 1110111 00110100
试按浮点加减运算算法计算[x±y]补。 3.9 已知某机浮点数表示格式如下：
0 1 数符 阶符 2 5 阶 码 6 11 尾 数
其中，浮点数尾数和阶码的基值均为2，阶码用移码表示，尾数用补码表示。设：
－001＋001
x＝0.110101×2 y＝－0.100101×2 试用浮点运算规则计算x＋y、x－y、x×y、x/y。（要求写出详细运算步骤，并进行规格化）。 解：机器数 [x]补＝0 01111 110101 [y]补＝1 10001 011011 [－y]补＝0 10001 100101
0
（1）x＋y 机器数 [x＋y]补＝1 10000 010000 x＋y＝－0.110000×2
对阶： [Δe]移＝[ex]移＋[－ey]补＝01111＋11111＝01110，Δe＝ex－ey＝－00010 小阶对大阶：[x]补＝0 10001 001101
0
[x＋y]补＝1 10000 010000 x＋y＝－0.110000×2 （2）x－y
1
[x－y]补＝0 10001 110010 x－y＝0.110010×2
－001－1
（3）x×y x×y＝－0.111110×2＝－0.111110×2 阶码相加：[ex＋ey]移＝[ex]移＋[ey]补＝01111＋00001＝10000 尾数可采用定点补码乘法（双符号位）：[Sx×Sy]补＝[Sx]补×[Sy]补＝11.100001010111
－001－1
规格化：[x×y]补＝1 01111 000010 x×y＝－0.111110×2＝－0.111110×2 （4）x/y
尾数|Sx|＞|Sy|，Sx右移得：[Sx]补＝00.011010，[ex]移＝10000， 阶码相减：[ex－ey]移＝[ex]移＋[－ey]补＝10000＋11111＝01111
尾数用补码不恢复余数法：[Sx/Sy]补＝[Sx]补/[Sy]补＝1.010011（恒置1） OR 1.010100（校正） 规格化：[x/y]补＝1 01111 010011 OR 1 01111 010100
－001－001
x/y＝－0.101101×2 OR －0.101100×2 3.10 A C Cn Cn+1 移 ALU AND1 Cn Cn+1 CR 位 脉 冲 & AND2 Cn Cn+1 时钟脉冲 Q 结束 B B 寄存器B CT 启动 00. 0 0 0 0 0 1 0 0 1 1 0 0 00. 0 0 0 0 0 0 1 0 0 1 1 0 －x 00. 1 1 0 0 1 整理分享
完美WORD格式
00. 1 1 0 0 1
00. 0 1 1 0 0 1 0 1 0 0 1 1 00. 0 0 1 1 0 0 1 0 1 0 0 1
＋x 11. 0 0 1 1 1
11. 0 1 1 0 1 11. 1 0 1 1 0 1 0 1 0 1 0 0 11. 1 1 0 1 1 0 1 0 1 0 1 0
－x 00. 1 1 0 0 1
00. 1 0 1 0 0 0 1 0 1 0 1 0
得 [X×Y]补＝0.1010001010 X×Y＝0.1010001010
寄存器 运算初态 运算终态 A 00 00000 00 10100 B 11 00111 11 00111 C 1001100 0101010
3.11 说明定点补码和浮点补码加减运算的溢出判断方法。 答：⑴ 定点补码加减运算的溢出判断方法：
① 根据两个操作数的符号与结果的符号判别溢出：OVR＝xfyfsf＋xfyfsf＝?xf?sf??yf?sf? ② 根据两数相加时产生的进位判别溢出：OVR＝Cf⊕C1 ③ 根据变形补码运算后的符号判别溢出：
sf1sf2＝00，表示结果为正数，无溢出； sf1sf2＝11，表示结果为负数，无溢出； sf1sf2＝01，表示结果为正溢出； sf1sf2＝10，表示结果为负溢出。 ⑵ 浮点补码加减运算的溢出判断方法
浮点补码加减运算的溢出通常是指浮点数上溢，浮点数是否溢出是由阶码是否大于浮点数所能表示的最大正阶来判断的。
例如，设浮点数的阶码采用补码表示，双符号位，这时浮点数的溢出与否可由阶码的符号进行判断： 若阶码 [j]补＝01 ××…×，则表示出现上溢，需作溢出处理； 符号
若阶码 [j]补＝10 ××…×，则表示出现下溢，按机器零处理。
3.12 说明定点原码除法和定点补码除法运算的溢出判断方法。 答：定点原码不恢复余数除法的溢出算法为：
因为在定点小数运算时，若|被除数|＞|除数|，则除法将发生溢出，不能进行除法运算。因此，如果在第一次上商时得到的商为“1”，则表示除法发生溢出。
定点补码不恢复余数除法的溢出算法为：
当被除数[x]补与除数[y]补同号时，如果余数[r]补与[y]补同号，且上商为“1”，则表示商溢出。当被除数[x]补与除数[y]补异号时，如果余数[r]补与[y]补异号，且上商为“0”，则表示商溢出。
3.13 比较舍入方法中截断法、恒置“1”法和0舍1入法的优缺点。 答：⑴ 截断法（恒舍法）
截断法是：将右移移出的值一律舍去，余下的不作任何改变。该方法简单，精度较低。 ⑵ 0舍1入法
0舍1入法的方法是：若右移时被丢掉数位的最高位为0，则舍去；若右移时被丢掉数位的最高位为1，
整理分享
完美WORD格式
则将1加到保留的尾数的最低位。
“0舍1入”法类似于十进制数的“四舍五入”。其主要优点是单次舍入引起的误差小，精度较高；其缺点是加1时需多做一次运算，而且可能造成尾数溢出，需要再次右规。
⑶ 末位恒置1法
末位恒置1法也称冯·诺依曼舍入法。其方法是：尾数右移时，无论被丢掉的数位的最高位为0还是为1，都将保留的尾数的最低位恒置为1。
末位恒置1法的主要优点是舍入处理不用做加法运算，方法简单、速度快且不会有再次右规的可能，并且没有积累误差，是常用的舍入方法。其缺点是单次舍入引起的误差较大。
3.14 利用用十进制加减运算算法计算下列各题：
（1） 125＋436＝？ （2） 125－436＝？ （3） 436－125＝？ 解： （1） 125＋436＝561
（2） 125－436＝－311 （3） 436－125＝311
3.15 参照第二章表2-12给出的余3码的编码规则，设计利用余3码进行十进制加法的修正逻辑。 答：余3码的编码规则：
十进制数 0 1 2 3 4 5 6 7 8 9 余3码 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100
余3码十进制加法器运算结果的修正关系 十进制数 0 1 2 3 4 5 6 7 8 9 10 11 12 用余3码表示的 十进制和数 F4F3F2F1 C?40 0011 0 0100 0 0101 0 0110 0 0111 0 1000 0 1001 0 1010 0 1011 0 1100 1 0011 1 0100 1 0101 两个余3码按二进制规则相加得到的和数 C4 S4S3S2S1 0 0110 0 0111 0 1000 0 1001 0 1010 0 1011 0 1100 0 1101 0 1110 0 1111 1 0000 1 0001 1 0010 修正逻辑 加 “1101” 修 正 “-3” 整理分享 完美WORD格式
13 14 15 16 17 18 19 1 0110 1 0111 1 1000 1 1001 1 1010 1 1011 1 1100 1 0011 1 0100 1 0101 1 0110 1 0111 1 1000 1 1001 加 “0011” 修 正 “+3”
3.16 设有一个16位定点补码运算器，数据最低位的序号为1。运算器可实现下述功能：
（1） A±B→A
（2） B×C→A、C（乘积高位在A中） （3） A÷B→C（商在C中）
请设计并画出运算器第3位及A、C寄存器第三位输入逻辑。加法器本身逻辑可以不画，原始操作数输入问题可以不考虑。 解：见附页
3.19 设一个8位寄存器中的内容为十六进制数C5H，连续经过一次算术右移、一次逻辑左移、一次大循环右移、一次小循环左移。写出每次移位后寄存器的内容和进位标志C的状态。 解：C5H＝11000101
C 寄存器 一次算术右移： 1 11100010 一次逻辑左移： 1 11000100 一次大循环右移： 0 11100010 一次小循环左移： 1 11000101
3.20 已知寄存器A的内容为01011010，寄存器B的内容为11011011，分别写出经过下列移位操作后，寄存器A、B中的内容。
（1）算术左移两位。 （2）逻辑左移两位。 （3）算术右移两位。 （4）逻辑右移两位。
解：寄存器A的内容为01011010 寄存器B的内容为11011011
c c
（1）算术左移两位 1 01101000 （1）算术左移两位。 1 01101100 移位溢出 （2）逻辑左移两位。 1 01101000 （2）逻辑左移两位。 1 01101100 （3）算术右移两位。 1 00010110 （3）算术右移两位。 1 11110110 （4）逻辑右移两位。 1 00010110 （4）逻辑右移两位。 1 00110110
3.21 选择题
（1） 运算器的核心部分是 C 。
A. 数据总线 B. 累加寄存器 C. 算术逻辑运算单元 D. 多路开关 （2） 在浮点运算中下面的论述正确的是 C 。
A. 对阶时应采用向左规格化
B. 对阶时可以使小阶向大阶对齐，也可以使大阶向小阶对齐
C. 尾数相加后可能会出现溢出，但可采用向右规格化的方法得出正确结论
整理分享
完美WORD格式
D. 尾数相加后不可能得出规格化的数
（3） 当采用双符号位进行数据运算时，若运算结果的双符号位为01，则表明运算 B 。
A. 无溢出 B. 正溢出 C. 负溢出 D. 不能判别是否溢出 （4） 补码加法运算的规则是 B 。
A. 操作数用补码表示，符号位单独处理 B. 操作数用补码表示，连同符号位一起相加 C. 操作数用补码表示，将加数变补，然后相加 D. 操作数用补码表示，将被加数变补，然后相加 （5） 原码乘除法运算要求 C 。
A. 操作数必须都是正数 B. 操作数必须具有相同的符号位 C. 对操作数符号没有限制 D. 以上都不对
（6） 进行补码一位乘法时，被乘数和乘数均用补码表示，运算时 A 。
A. 首先在乘数最末位yn后增设附加位yn+1，且初始yn+1＝0，再依照ynyn+1的值确定下面的运算。 B. 首先在乘数最末位yn后增设附加位yn+1，且初始yn+1＝1，再依照ynyn+1的值确定下面的运算。 C. 首先观察乘数符号位，然后决定乘数最末位yn后附加位yn+1的值，再依照ynyn+1的值确定下面
的运算。
D. 不应在乘数最末位yn后增设附加位yn+1，而应直接观察乘数的末两位yn－1yn确定下面的运算。 （7） 下面对浮点运算器的描述中正确的是 A 。
A. 浮点运算器由阶码部件和尾数部件实现。 B. 阶码部件可实现加、减、乘、除四种运算。 C. 阶码部件只能进行阶码的移位操作。 D. 尾数部件只能进行乘法和加法运算。
（8） 若浮点数的阶码和尾数都用补码表示，则判断运算结果是否为规格化数的方法是 C 。
A. 阶符与数符相同为规格化数。 B. 阶符与数符相异为规格化数。
C. 数符与尾数小数点后第一位数字相异为规格化数。 D. 数符与尾数小数点后第一位数字相同为规格化数。
（9） 已知[x]补＝1.01010，[y]补＝1.10001，下列答案正确的是 D 。
A. [x]补＋[y]补＝1.11011 B. [x]补＋[y]补＝0.11011 C. [x]补－[y]补＝0.11011 D. [x]补－[y]补＝1.11001 （10） 下列叙述中概念正确的是 D 。
A. 定点补码运算时，其符号位不参加运算。
B. 浮点运算中，尾数部分只进行乘法和除法运算。 C. 浮点数的正负由阶码的正负符号决定。
D. 在定点小数一位除法中，为了避免溢出，被除数的绝对值一定要小于除数的绝对值。
3.22 填空题
（1） 在补码加减运算中，符号位与数据 ① 参加运算，符号位产生的进位 ② 。
答：① 按同样规则一起 ② 自动丢失
（2） 在采用变形补码进行加减运算时，若运算结果中两个符号位 ① ，表示发生了溢出。若结果的
两个符号位为 ② ，表示发生正溢出；为 ③ ，表示发生负溢出。 答：① -55 ② 11110010 ③ +73 ④ 01001001
（3） 在原码一位乘法的运算过程中，符号位与数值位 ① 参加运算，运算结果的符号位等于 ② 。
答：① 分别 ② 两操作数的符号的模2加（异或）
（4） 浮点乘除法运算的运算步骤包括： ① 、 ② 、 ③ 、 ④ 和 ⑤ 。 答：① 阶码运算 ② 溢出判断 ③ 尾数乘除运算 ④ 结果规格化处理 ⑤ 舍入处理 （5） 在浮点运算过程中，如果运算结果的尾数部分不是 ① 形式，则需要进行规格化处理。设尾数
整理分享
完美WORD格式
采用补码表示形式，当运算结果 ② 时，需要进行右规操作；当运算结果 ③ 时，需要进行左规操作。
答：① 规格化 ② 溢出 ③ 不是规格化数
（6） 将两个8421BCD码相加，为了得到正确的十进制运算结果，需要对结果进行修正，其修正方法是 ① 。
答：① 两个8421码相加后，若相加的和数＜10，则不需修正，按二进制规则相加的结果就是
正确的8421码的和数；若相加的和数≥10，则需在二进制相加的结果上加“0110”进行修正。
（7） 浮点运算器由 ① 和 ② 两部分组成，它们本身都是定点运算器，其中①要求能够进行 ③ 运算；②要求能够进行 ④ 运算。
答：① 阶码部件 ② 尾数部件 ③ 加减 ④ 加减乘除
（8） 设有一个16位的数据存放在由两个8位寄存器AH和AL组成的寄存器AX中，其中数据的高8位存放在AH寄存器中，低8位存放在AL寄存器中。现需要将AX中的数据进行一次算术左移，其操作方法是：先对 ① 进行一次 ② 操作，再对 ③ 进行一次 ④ 操作。
答：① AL ② 算术左移 ③ AH ④ 带进位循环左移
3.23 是非题
（1）运算器的主要功能是进行加法运算。 × （2）加法器是构成运算器的主要部件，为了提高运算速度，运算器中通常都采用并行加法器。 √ （3）在定点整数除法中，为了避免运算结果的溢出，要求|被除数|＜|除数|。 √ （4）浮点运算器中的阶码部件可实现加、减、乘、除运算。 × （5）根据数据的传递过程和运算控制过程来看，阵列乘法器实现的是全并行运算。 √ （6）逻辑右移执行的操作是进位标志位移入符号位，其余数据位依次右移1位，最低位移入进位标志位。×
第四章 作业解答
4.1 静态MOS存储器与动态MOS存储器存储信息的原理有何不同？为什么动态MOS存储器需要刷新？一般有哪几种刷新方式？
答：静态MOS存储器利用一个双稳态触发器存储一个二进制位，只要不断电就可以保持其中存储的二进制数据不丢失。
动态MOS存储器使用一个MOS管和一个电容来存储一位二进制信息。用电容来存储信息减少了构成一个存储单位所需要的晶体管的数目。
由于动态MOS存储器中的电容会产生漏电，因此DRAM存储器芯片需要频繁的刷新操作。 动态存储器的刷新方式通常有：
集中式刷新方式、分散式刷新方式、异步式刷新方式
4.2 某一64K×1位的动态RAM芯片，采用地址复用技术，则除了电源和地引脚外，该芯片还应有那些引脚？各为多少位？
答：地址线：采用地址复用技术，可为16/2＝8位
数据线：1位；读写线R/W：1位；片选信号CS：1位 或 行选通信号RAS：1位；列选通信号CAS：1位
4.3 在页模式DRAM中，“打开一页”指什么？在打开一页的操作中，信号RAS和CAS的作用是什么？ 答：在页模式DRAM中，打开一页是指选中存储矩阵中的一行。
整理分享
完美WORD格式
在打开一页的操作中，信号RAS的作用是: 将行地址锁存到行地址译码器，选中存储矩阵中的一行。 信号CAS的作用是：将列地址锁存到列地址译码器，选中存储矩阵中的某一行中的一列。
4.4 EEPROM与UV-EPROM比，其优点是什么？
答：与UV-EPROM比，用电实现擦除的PROM（Electrically Erasable Programmable ROM， EEPROM）有许多优势。其一它是用电来擦除原有信息，因此可实现瞬间擦除，不像UV-EPROM需要20分钟左右的擦除时间。此外，使用者还可以有选择地擦除某个具体字节单元内的内容，而不像UV-EPROM那样，擦除的是整个芯片的所有内容。而EEPROM的最主要优点是使用者可直接在电路板上对其进行擦除和编程，而不需要额外的擦除和编程设备。要充分利用EEPROM的特点，系统设计者必需在电路板上设置对EEPROM进行擦除和编程的电路。对EEPROM的擦除一般需要使用12.5伏的电压（即在VPP引脚上要加有12.5伏的电压）。但现在也有VPP为5~7伏的EEPROM产品，只不过价格要贵一些。
4.5 DRAM的tRC和tRAC指什么？两者有何不同？
答：DRAM的tRC是指存取周期，即存储器连续两次读写操作之间最小的时间间隔。
DRAM的tRAC是指RAS访问时间，即从给出有效的RAS信号那一刻算起，到可以使用出现在芯片的数据输出引脚上的数据（或指令）为止所需的时间。
SRAM和ROM的存取周期和访问时间总是相等的，而DRAM却不是。这是因为当RAS信号变为无效后（由低变为高），它保持高电平状态的持续时间最少要有tRP规定的那么长时间，以便预充内部电路，为下次访问做准备。因此在DRAM中，存取周期与访问时间的近似关系为： ．．
tRC ＝ tRAC ＋ tRP
4.6 假设某存储器地址长为22位，存储器字长为16位，试问：
（1）该存储器能存储多少字节信息？
（2）若用64K×4位的DRAM芯片组织该存储器，则需多少片芯片？
（3）在该存储器的22位地址中，多少位用于选片寻址？多少位用于片内寻址？ 答：（1）该存储器可存储2×2＝2＝8MB的信息。
（2）需要芯片 2×16/64×2×4＝2＝256
（3）22位地址中，16位用于片内寻址，6位用于选片寻址。
4.7某8位计算机采用单总线结构，地址总线17根（A16?0，A16为高位），数据总线8根双向（D7?0），控
制信号R/W（高电平为读，低电平为写）。已知该机的I/O设备与主存统一编址，若地址空间从0连续编址，其地址空间分配如下：最低16K为系统程序区，由ROM芯片组成；紧接着48K为备用区，暂不连接芯片；接着60K为用户程序和数据空间，用静态RAM芯片组成；最后4K为I/O设备区。现有芯片如下：
22
10
8
22
23
D0-D7 D0-D7 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y6 Y7 F 16KBROM 16KBRAM 3-8译码器 & A13-A0 CS OE A13-A0 CS WE EN A B C A B C
ROM：16k×8位，其中CS：为片选信号，低电平有效，OE：为读出控制，低电平读出有效。
整理分享
完美WORD格式
静态RAM：16K×8位，其中CS：为片选信号，低电平有效，WE：为写控制信号，低电平写，高电平读。 译码器：3—8译码器。输出低电平有效。 与非门：扇入系数不限。
试画出主存芯片连接的逻辑图并写出各芯片地址分配表（假设存储器从0连续进行编址）。 答：⑴ 共需5片，其中1片16K×8 ROM，4片16K×8 SRAM
⑵ 各芯片地址分配表
00000H ～ 03FFFH 系统程序区 16KB 04000H ～ 0FFFFH 备用区 48KB 10000H ～ 1EFFFH 用户程序区和数据空间 60KB 1F000H ～ 1FFFFH I/O设备区 4K
0 0000 0000 0000 0000 ～ 0 0011 1111 1111 1111 A16A15A14＝000 ROM 1片 0 0100 0000 0000 0000 ～ 0 1111 1111 1111 1111 备用区
1 0000 0000 0000 0000 ～ 1 0011 1111 1111 1111 A16A15A14＝100 16KRAM 第1片 1 0100 0000 0000 0000 ～ 1 0111 1111 1111 1111 A16A15A14＝101 16KRAM 第2片 1 1000 0000 0000 0000 ～ 1 1011 1111 1111 1111 A16A15A14＝110 16KRAM 第3片
1 1100 0000 0000 0000 ～ 1 1110 1111 1111 1111 A16A15A14＝111 A13A12≠11 12KRAM 第4片 1 1111 0000 0000 0000 ～ 1 1111 1111 1111 1111 A16A15A14＝111 A13A12＝11 4K I/O设备区
0 0000 0000 0000 0000 ～ 0 0011 1111 1111 1111 00000H ～ 03FFFH 0 0100 0000 0000 0000 ～ 0 1111 1111 1111 1111 04000H ～ 0FFFFH 1 0000 0000 0000 0000 ～ 1 0011 1111 1111 1111 10000H ～ 13FFFH 1 0100 0000 0000 0000 ～ 1 0111 1111 1111 1111 14000H ～ 17FFFH 1 1000 0000 0000 0000 ～ 1 1011 1111 1111 1111 18000H ～ 1BFFFH 1 1100 0000 0000 0000 ～ 1 1110 1111 1111 1111 1C000H ～ 1EFFFH 1 1111 0000 0000 0000 ～ 1 1111 1111 1111 1111 1F000H ～ 1FFFFH ⑶ 主存芯片与CPU的连接逻辑图
D7～D0 ROM A13～A0 RAM RAM RAM RAM R/W 3—8译码器 MEMR EN C B A A13 A12 A16 A15 A14
4.8 某8位计算机采用单总线结构，地址总线17根（A16~0，A16为高位），数据总线8根双向（D7~0），控制信号
R/W（高电平为读，低电平为写）。
已知该机存储器地址空间从0连续编址，其地址空间分配如下：最低8K为系统程序区，由ROM芯片组成；
整理分享
完美WORD格式
紧接着40K为备用区，暂不连接芯片；而后78K为用户程序和数据空间，用静态RAM芯片组成；最后2K用于I/O设备（与主存统一编址）。现有芯片如下：
ROM：8K×8位，其中CS：为片选信号，低电平有效，OE：为读出控制，低电平读出有效。 译码器：3 — 8译码器，输出低电平有效；EN为使能信号，低电平时译码器功能有效。 其它“与、或”等逻辑门电路自选。 （1）请问该主存需多少SRAM芯片？ （2）试画出主存芯片与CPU的连接逻辑图。 （3）写出各芯片地址分配表。
D0-D7 D0-D7 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y6 Y7 SRAM：16K×8位，其中CS：为片选信号，低电平有效，WE：为写控制信号，低电平写，高电平读。
8K ROM 16K SRAM 3-8译码器 A12-A0 CS OE A13-A0 CS WE EN A B C
答：（1）该主存需多少SRAM芯片？
∵ 用户程序和数据空间，用静态RAM芯片组成共78K，∴ 所需SRAM芯片为：78K×8/16K×8≈5片。最后一片只用14K。
另外，8K系统程序区所需ROM芯片为： 8K×8/8K×8＝1片。 （3）各芯片地址分配表：
0 0000 0000 0000 0000 ～ 0 0001 1111 1111 1111 0 0000H～01FFFH 8KROM 1片
0 0010 0000 0000 0000 ～ 0 0011 1111 1111 1111 0 2000H～0BFFFH 备用区 40K （5×8K） 0 0100 0000 0000 0000 ～ 0 0101 1111 1111 1111 0 0110 0000 0000 0000 ～ 0 0111 1111 1111 1111 0 1000 0000 0000 0000 ～ 0 1001 1111 1111 1111 0 1010 0000 0000 0000 ～ 0 1011 1111 1111 1111
0 1100 0000 0000 0000 ～ 0 1111 1111 1111 1111 0 C000H ～ 0 FFFFH 16KSRAM 第一片 1 0000 0000 0000 0000 ～ 1 0011 1111 1111 1111 1 0000H ～ 1 3FFFH 16KSRAM 第二片 1 0100 0000 0000 0000 ～ 1 0111 1111 1111 1111 1 4000H ～ 1 7FFFH 16KSRAM 第三片 1 1000 0000 0000 0000 ～ 1 1011 1111 1111 1111 1 8000H ～ 1 BFFFH 16KSRAM 第四片
1 1100 0000 0000 0000 ～ 1 1111 0111 1111 1111 1 C000H ～ 1 F7FFH 14KSRAM 第五片 （14K） 1 1111 1000 0000 0000 ～ 1 1111 1111 1111 1111 1 F800H ～ 1 FFFFH 2K I/O 地址
（2）试画出主存芯片与CPU的连接逻辑图。 A16~14进行片选，每根片选信号的选中范围是16K： 8KROM 1片只能用8K，OE0＝Y0＋A13
Y0?A13、Y1、Y2 用于选择40K备用区
16KSRAM 第一片 OE1＝Y3
整理分享
完美WORD格式
16KSRAM 第二片 OE2＝Y4 16KSRAM 第三片 OE3＝Y5 16KSRAM 第四片 OE4＝Y6
16KSRAM 第五片 OE5＝Y7＋A13A12A11
Y7?A13A12A11 用于选择I/O 地址
4.9 已知某8位机的主存采用4K×4位的SRAM芯片构成该机所允许的最大主存空间，并选用模块板结构形式，
该机地址总线为18位，问：
（1）若每个模块板为32K×8位，共需几个模块板？
（2）每个模块板内共有多少块4K×4位的RAM芯片？请画出一个模块板内各芯片连接的逻辑框图。 （3）该主存共需要多少4K×4位的RAM芯片？CPU如何选择各个模块板？ 答：
18
（1）主存总容量 2×8＝256K×8，∵每个模块板为32K×8位，∴ 共需256K/32K＝8个模块板。 （2）每个模块板内共有32K×8位/4K×4位＝16片RAM芯片。 一个模块板内各芯片连接的逻辑框图：
D7～D4 DD73～～DD00 RAM0 A11～A0 RAM0 RAM1 RAM1 RAM2 RAM2 RAM3 RAM3 RAM4 RAM4 … … 7 RAM7 RAMR/W … 3—8译码器 MEMR EN C B A （3）该主存共需要16×8＝128片4K×4位的RAM芯片。用地址高3位，通过3－8译码器形成各模板选择信号。
4.10 64K×1位DRAM芯片通常制成两个独立的128×256阵列。若存储器的读/写周期为0.5μs，则对集中式刷新而言，其“死区”时间是多少？如果是一个256K×1位的DRAM芯片，希望能与上述64K×1位DRAM芯片有相同的刷新延时，则它的存储阵列应如何安排？
解：⑴ 两个独立的128×256阵列共128×2＝256行，读/写周期为0.5μs
对集中式刷新而言，其“死区”时间为：256×0.5μs＝128μs
⑵ 要求256K×1位的DRAM芯片与64K×1位DRAM芯片有相同的刷新延时，则存储阵列的行数应一致，即为256行，所以256K×1位的DRAM芯片的存储阵列应安排为256×1024，即分为两个独立的128×1024的阵列。
4.11 某磁盘组有16个数据记录面，每面有256个磁道，每个磁道分为16个扇区，每个扇区包括512字节，
整理分享
A14 A13 A12 完美WORD格式
已知磁盘内磁道直径为10英寸，外磁道直径为14英寸，转速为3600r/min， 磁头平均定位时间为15ms，求：
（1）该磁盘组最大存储容量是多少？
（2）该磁盘组最大位密度、磁道密度是多少？ （3）该磁盘的平均存取时间、数据传输率是多少？
25
答：（1）该磁盘组最大存储容量是：C＝n×T×S×B＝16×256×16×512B＝32MB＝2B
（2）最大位密度 16×512×8/10π＝2087位/英寸＝2087bpi
磁道密度256/（14/2－10/2）＝256/2＝128道/英寸＝128 bpi （3）平均存取时间
数据传输率：Dr＝16×512×8×3600/60＝3932160bit/s＝491520B/秒＝480KB/s 平均等待时间：60/（3600×2）＝8.3ms 平均存取时间：8.3＋15＝23.3 ms
考虑：启动延迟＋传送一个扇区数据所需的时间。启动延迟未给，忽略。 传送一个扇区数据所需的时间＝512B/480KB≈1.042ms 平均存取时间：8.3＋15＋1.042≈24.3ms
4.12 若某机磁盘子系统共有4台驱动器，每台驱动器装有与上述磁盘组相同的磁盘组，请设计该磁盘子系统
的地址格式。 答：
17 16 15 8 7 4 3 0 驱动器号（2位） 圆柱面号（8位） 盘面号（4位） 扇区号（4位）
4.13 Cache的通写和回写指什么？二者各有何优缺点？
答：Cache的通写和回写都是主存——Cache系统的更新策略问题。
Cache的通写又叫全写法，是指当CPU写Cache时，同时也更新该Cache块在主存中的相应内容，即写Cache的同时写主存。
Cache的回写又称写回法，是指当CPU写Cache时，不同时更新该Cache块在主存中的相应内容，即不写主存，而只在出现该Cache块的内容被替换出Cache时才写主存。
全写法的优点是能够保持Cache与主存的内容一致。缺点是无谓写较多，例如在写中间结果时，将增加系统开销。
写回法的优点是：可以提高系统的写操作的速度；减少主存的写操作次数。缺点是用写回法的Cache中的数据有时可能与主存中的不一致。 ?① 4.14 访问主存的地址是20位（A19－ A0），数据总线为8位，分别计算下列各种情况下标识Cache和数据Cache的大小，并画出对应的结构框图。
（1）全相联映象，内容Cache大小为1024；（2）直接映象，A15－A0作为索引；
（3）两路组相联映象，A14－A0作为索引； （4）4路组相联映象，A13－A0作为索引； （5）8路组相联映象，A12－A0作为索引； 答：
（1）全相联映象，内容Cache大小为1024时：
标识Cache的大小为：1024×20；数据Cache的大小为：1024×8。 （2）直接映象，A15－A0作为索引时：
1616
标识Cache的大小为：2×4；数据Cache的大小为：2×8。 （3）两路组相联映象，A14－A0作为索引时：
整理分享
完美WORD格式
标识Cache的大小为：2×20；数据Cache的大小为：1024×8。
4.15 光盘存储器有哪几类？各有何特点？ 答：光盘存储器有：
只读光盘（CD-ROM） 4.16 选择题
（1）需要定期刷新的存储芯片是___ B ___。
A. EPROM B. DRAM C. SRAM D. EEPROM （2）__ A ____存储芯片是易失性的。
A. SRAM B. UV-EPROM C. NV-RAM D. EEPROM
（3）有RAS和CAS引脚的存储芯片是___ B ___。
A. EPROM B. DRAM C. SRAM D. 三者都是 （4）下面叙述不正确的是___C ___。
A．半导体随机存储器可随时存取信息，掉电后信息丢失。 B. 在访问随机存储器时，访问时间与单元的物理位置无关。 C. 内存储器中存储的信息均是不可改变的。 D. 随机存储器和只读存储器可以统一编址。
（5）动态RAM与静态RAM相比，其优点是___C ___。
A. 动态RAM的存储速度快。 B. 动态RAM不易丢失数据。
C. 在工艺上，比静态RAM的存储密度高。 D. 控制比静态RAM简单。
（6）某512×8位RAM芯片采用一位读/写线控制读写，该芯片的引脚至少有___ C ___。 A. 17条 B. 19条 C. 21条 D. 522条
（7）在调频制记录方式中，写“0”和写“1”是利用___ ___。
A. 电平的高低变化 B. 电流的幅值变化 C. 电流的相位变化 D. 电流的频率变化
（8）由于磁盘上内圈磁道比外圈磁道短，因此__ B ____。
A. 内圈磁道存储的信息比外圈磁道少
B. 无论哪条磁道存储的信息量均相同，但各磁道的存储密度不同 C. 内圈磁道的扇区少使得它存储的信息比外圈磁道少 D. 各磁道扇区数相同，但内圈磁道上每扇区存储的信息少
6
（9）某存储器按字节编址，要求数据传输率达到8×10字节／秒，则应选用存储周期为 _D___的存
储芯片。
A. 800ns B. 250ns C. 200ns D. 120ns （10）在下述存储器中，允许随机访问的存储器是___A ___。 A. 半导体存储器 B. 磁带 C. 磁盘 D. 光盘
（11）在下列几种存储器中，不能脱机保存信息的是___ C ___。 A. 磁盘 B. 磁带 C. RAM D. 光盘 4.17 是非题
（1）数据引脚和地址引脚越多芯片的容量越大。 √ （2）存储芯片的价格取决于芯片的容量和速度。 √ （3）SRAM每个单元的规模大于DRAM的。 √
（4）要访问DRAM，应首先给出RAS地址，之后再给出CAS地址。 √
整理分享
15
完美WORD格式
（5）当CPU要访问数据时，它先访问虚存，之后再访问主存。 × （6）EDO和FPM都是页模式的DRAM。 √
（7）主存与磁盘均用于存放程序和数据，一般情况下，CPU从主存取得指令和数据，如果在主存中访问
不到，CPU才到磁盘中取得指令和数据。 √ （8）半导体存储器是一种易失性存储器，电源掉电后所存信息均将丢失。 × （9）Cache存储器保存RAM存储器的信息副本，所以占部分RAM地址空间。 × 4.18 填空题
（1）Cache使用的是 ① 存储芯片。
答：① SRAM
（2）主存由 ① （DRAM、硬盘）构成，虚存由 ② （DRAM、硬盘）构成。
答：① DRAM ② 硬盘
（3） ① （EDO、FPM）DRAM中，当CAS变高后，数据就在数据总线上消失了。
答：① FPM
（4）衡量非格式化硬盘的一个磁表面存储容量的两个指标是 ① 和 ② 。
答：① 道密度 ② 位密度 （5）Cache存储器的主要作用是解决 ① 。
答：① CPU与主存间速度匹配问题
（6）存储器的取数时间是衡量主存 ① 的重要指标，它是从 ② 到 ③ 的时间。
答：① 速度 ② 把要访问的存储单元的地址，加载到存储器芯片的地址引脚上 ③ 到读取的数据或指令在存储器芯片的数据引脚上可以使用为止 （7）磁盘的技术指标可用平均存取时间衡量，它包括 ① _和 ② 两个部分。
答：① 平均磁道定位时间 ② 平均旋转等待时间 （8）SRAM与DRAM中速度高的是 ① ，集成度高的是 ② 。
答：① SRAM ② DRAM
（9）某存储器数据总线宽度为32位，存取周期为250ns，则其带宽是 ① 。
答：① 128Mbit/s
（10）磁盘等磁表面存储器的写入电流波形决定了记录方式，此外还反映了该记录方式是否有 ① 能
力。
答：① 自同步
第五章 作业解答
5.1什么叫指令？什么叫指令系统？指令通常有哪几种地址格式？
答：指令也称机器指令，是控制计算机执行某种操作（如加、减、传送、转移等）的命令。指令能够直接表示对计算机硬件实体的控制信息，是计算机硬件唯一能够直接理解并执行的命令，。 一台计算机所能执行的全部指令的集合，称为该计算机的指令系统或指令集。
指令通常有四地址指令、三地址指令、二地址指令、一地址指令、零地址指令等格式。
5.2 什么叫指令地址？什么叫形式地址？什么叫有效地址？ 答：
指令地址：指令所在内存单元的地址。
形式地址：指令中地址字段给出的操作数地址信息.
整理分享
完美WORD格式
在不同的寻址方式中，指令中地址字段给出的操作数地址信息，不一定就是操作数所在的实际内存地址，因此将指令中给出的地址称为形式地址。
有效地址：也称为实际地址，是CPU实际访问的主存单元的地址。形式地址需要经过一定的运算才能得到操作数的有效地址。
5.3 什么叫寻址方式？有哪些基本的寻址方式？简述其寻址过程。
答：寻址方式就是指形成本条指令的操作数地址和下一条要执行的指令地址的方法。根据所需的地址信息的不同，寻址可分为操作数地址的寻址和指令地址的寻址两部分。 基本的寻址方式：
1) 立即寻址：指令的地址码部分给出的不是操作数的地址而是操作数本身，即指令所需的操作数由指令的形式地址直接给出。
2) 直接寻址：指令的地址码部分给出的形式地址A就是操作数的有效地址EA，即操作数的有效地址在指令字中直接给出。 3) 间接寻址：指令的地址码部分给出的是操作数的有效地址EA所在的存储单元的地址或是指示操作数地址的地址指示字。即有效地址EA是由形式地址A间接提供的，因而称为间接寻址。 4) 寄存器寻址：指在指令地址码中给出的是某一通用寄存器的编号（也称寄存器地址），该寄存器的内容即为指令所需的操作数。采用寄存器寻址方式时，有效地址EA是寄存器的编号。
5) 寄存器间接寻址：指令中地址码部分所指定的寄存器中的内容是操作数的有效地址。
6) 变址寻址：指操作数的有效地址是由指令中指定的变址寄存器的内容与指令字中的形式地址相加形成的。
7) 基址寻址：指操作数的有效地址等于指令中的形式地址与基址寄存器中的内容之和，基址寄存器中的内容称为基地址。
8) 相对寻址：是将程序计数器 PC 的当前内容与指令中给出的形式地址相加形成操作数的有效地址。 9) 基址加变址寻址：将基址寻址与变址寻址结合起来就形成了基址加变址寻址方式。这种寻址方式是将两个寄存器的内容和指令形式地址中给出的偏移量相加后得到的结果作为操作数的有效地址。其中一个寄存器作为基址寄存器，另一个作为变址寄存器。
10) 堆栈寻址：由堆栈支持的寻址方式，堆栈寻址是按照堆栈指示器SP的内容确定操作数的访存地址。
5.4 基址寻址方式和变址寻址方式各有什么不同？
答：基址寻址是面向系统的，主要用于将用户程序的逻辑地址（用户编写程序时所使用的地址）转换成主存的物理地址（程序在主存中的实际地址），以便实现程序的再定位。例如在多道程序运行时，需要由系统的管理程序将多道程序装入主存。由于用户在编写程序时，不知道自己的程序应该放在主存的哪一个实际物理地址中，只能按相对位置使用逻辑地址编写程序。当用户程序装入主存时，为了实现用户程序的再定位，系统程序给每个用户程序分配一个基准地址。程序运行时，该基准地址装入基址寄存器，通过基址寻址，可以实现逻辑地址到物理地址的转换。由于系统程序需通过设置基址寄存器为程序或数据分配存储空间，所以基址寄存器的内容通常由操作系统或管理程序通过特权指令设置，对用户是透明的。用户可以通过改变指令字中的形式地址A来实现指令或操作数的寻址。另外基址寄存器的内容一般不进行自动增量和减量。
变址寻址是面向用户的，主要用于访问数组、向量、字符串等成批数据，用以解决程序的循环控制问题。因此变址寄存器的内容是由用户设定的。在程序执行过程中，用户通过改变变址寄存器的内容实现指令或操作数的寻址，而指令字中的形式地址A是不变的。变址寄存器的内容可以进行自动增量和减量。
5.5 简述相对寻址和立即寻址的特点。
答：相对寻址方式是将程序计数器 PC 的当前内容与指令中给出的形式地址相加形成操作数的有效地址。 立即寻址方式是指指令的地址码部分给出的不是操作数的地址而是操作数本身。即指令所需的操作数由指令的形式地址直接给出。
整理分享
完美WORD格式
5.6 什么叫堆栈？堆栈操作的特点是什么？堆栈操作是如何寻址的？
答：计算机中的堆栈是指按先进后出（FILO）或者说后进先出（LIFO）原则进行存取的一个特定的存储区域。 堆栈操作的特点是：遵循先进后出原则进行信息的存取。数据按顺序存入堆栈称为数据进栈或压入；从堆栈中按与进栈相反的顺序取出数据称为出栈或弹出。堆栈的压入和弹出操作总是根据SP的内容按地址自动增量和自动减量方式在栈顶进行。
堆栈操作的寻址方式：通常用一个寄存器或存储器单元指出栈顶的地址，这个寄存器或存储器单元称为堆栈指针SP，SP的内容永远指向堆栈的栈顶。堆栈的压入和弹出操作总是根据SP的内容按地址自动增量和自动减量方式在栈顶进行。
5.7 一个较完善的指令系统应包括哪些类型的指令？
答：一个完善的指令系统应包括的基本指令有：数据传送指令、算术逻辑运算指令、移位操作指令、堆栈操作指令、字符串处理指令、程序控制指令、输入/输出指令等。一些复杂指令的功能往往是一些基本指令功能的组合。
5.8 转子指令与转移指令有哪些异同？
答：转子指令与转移指令的执行结果都是实现程序的转移，但两者的区别在于：转移指令的功能是转移到指令给出的转移地址处去执行指令，一般用于同一程序内的转移，转移后不需要返回原处，因此不需要保存返回地址。转子指令的功能是转去执行一段子程序，实现的是不同程序之间的转移。因为子程序执行完后必须返回主程序，所以转子指令必须以某种方式保存返回地址，以便返回时能正确返回到主程序原来的位置。
5.9 设某机指令长为16位，每个操作数的地址码为6位，指令分为单地址指令、双地址指令和零地址指令。若双地址指令为K条，零地址指令为L条，问最多可有多少条单地址指令？
4
答：双地址指令的操作码占4位，可有2条指令，现占了K条。
46
单地址指令的操作码占10位，可有（2－K）×2条指令；
零地址指令的操作码占16位，现需要L条指令，单地址指令要让出??L?条指令，所以 6?2??单地址指令可有（2－K）×2－?46
?L? 条 6??2?5.10 设某机指令长为16位，每个地址码长为4位，试用扩展操作码方法设计指令格式。其中三地址指令有10条，二地址指令为90条，单地址指令32条，还有若干零地址指令，问零地址指令最多有多少条？
4
答：{[(2－10)×16－90]×16－32}×16＝1024条
5.11 设某机字长为32位，CPU有32个32位通用寄存器，有8种寻址方式包括直接寻址，间接寻址、立即
寻址、变址寻址等，采用R—S型单字长指令格式。共有120条指令，试问：
（1） 该机直接寻址的最大存储空间为多少？
（2） 若采用间接寻址，则可寻址的最大存储空间为多少？如果采用变址寻址呢？ （3） 若立即数为带符号的补码整数，试写出立即数范围。
答：（1）该机单字长指令字长为32位，其中：120条指令操作码占7位，R寻址中32个通用寄存器占5位，S寻址中8种寻址方式占3位，32个通用寄存器占5位。如果采用直接寻址，可以不用寄存器，则直接寻址
17
可用的字段长度为32－7－5－3＝17位，故该机可直接寻址的最大存储空间为2＝128K
3232
（2）间接寻址可寻址的最大存储空间为：2。变址寻址可寻址的最大存储空间为：2。
（3）采用立即寻址时，立即数所占字段长度与直接寻址可用的字段长度相同为17位，考虑到补码符号占
1616
用1位，故立即数范围为－2～2－1。
整理分享
完美WORD格式
5.12简述RISC的主要特点。
5.13 选择题
（1） 计算机系统中，硬件能够直接识别的指令是 A 。
A. 机器指令 B. 汇编语言指令 C. 高级语言指令 D. 特权指令 （2） 指令系统中采用不同的寻址方式的主要目的是 B 。
A. 增加内存的容量 B. 缩短指令长度，扩大寻址范围 C. 提高访问内存的速度 D. 简化指令译码电路
（3） 在相对寻址方式中，若指令中地址码为X，则操作数的地址为 B 。
A. X B. (PC)＋X C. X＋段基址 D. 变址寄存器＋X （4） 在指令的地址字段中直接指出操作数本身的寻址方式，称为 B 。
A. 隐含地址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址 （5） 支持实现程序浮动的寻址方式称为 B 。
A. 变址寻址 B. 相对寻址 C. 间接寻址 D. 寄存器间接寻址 （6） 在一地址指令格式中，下面论述正确的是 C 。
A. 只能有一个操作数，它由地址码提供 B. 一定有两个操作数，另一个是隐含的 C. 可能有一个操作数，也可能有两个操作数
D. 如果有两个操作数，另一个操作数一定在堆栈中。 （7） 在堆栈中，保持不变的是 C 。
A. 栈顶 B. 堆栈指针 C. 栈底 D. 栈中的数据
（8） 在变址寄存器寻址方式中，若变址寄存器的内容是4E3CH，给出的偏移量是63H则它对应的
有效地址是 D 。
A. 63H B. 4D9FH C. 4E3CH D. 4E9FH
（9） 设寄存器R的内容(R)＝1000H，内存单元1000H的内容为2000H，内存单元2000H的内容为
3000H，PC的值为4000H。若采用相对寻址方式，－2000H (PC) 访问的操作数是 C 。 A. 1000H B. 2000H C. 3000H D. 4000H （10） 程序控制类指令的功能是 D 。
A. 进行算术运算和逻辑运算
B. 进行主存与CPU之间的数据传送
C. 进行CPU和I／O设备之间的数据传送 D. 改变程序执行的顺序
（11） 算术右移指令执行的操作是 B 。
A. 符号位填0，并顺次右移1位，最低位移至进位标志位 B. 符号位不变，并顺次右移l位，最低位移至进位标志位
C. 进位标志位移至符号位，顺次右移1位，最低位移至进位标志位 D. 符号位填1，并顺次右移1位，最低位移至进位标志位 （12） 下列几项中，不符合RISC指令系统的特点是 B 。
A. 指令长度固定，指令种类少
B. 寻址方式种类尽量多，指令功能尽可能强 C. 增加寄存器的数目，以尽量减少访存次数
D. 选取使用频率最高的一些简单指令以及很有用但不复杂的指令
5.14 填空题
（1） 一台计算机所具有的所有机器指令的集合称为该计算机的 ① 。它是计算机与 ② 之间
的接口。
答：① 指令系统 ② 用户
整理分享
完美WORD格式
（2） 在指令编码中，操作码用于表示 ① ，n位操作码最多可以表示 ② 条指令。地址码用
于表示 ③ 。 答：① 指令应执行的操作和应具有的功能 ② 2n ③ 与操作数据相关的地址信息 （3） 在寄存器寻址方式中，指令的地址码部分给出的是 ① ，操作数存放在 ② 。 答：① 某一寄存器的编号 ② 寄存器中
（4） 采用存储器间接寻址方式的指令中，指令的地址码中字段中给出的是 ① 所在的存储器单
元地址，CPU需要访问内存 ② 次才能获得操作数。 答：① 是操作数的有效地址EA ② 2
（5） 操作数直接出现在指令的地址码字段中的的寻址方式称为 ① 寻址；操作数所在的内存单
元地址直接出现在指令的地址码字段中的的寻址方式称为 ② 寻址。 答：① 立即寻址 ② 直接寻址
（6） 相对寻址方式中，操作数的地址是由 ① 与 ② 之和产生的。 答：① PC当前的内容 ② 形式地址部分给出的位移量 5.14 判断下列各题的正误。如果有误，请说明原因。
（1） 利用堆栈进行算术/逻辑运算的指令可以不设置地址码。 √ （2） 指令中地址码部分所指定的寄存器中的内容是操作数的有效地址的寻址方式称为寄存器寻址。
×
原因：寄存器间接寻址
（3） 一条单地址格式的双操作数加法指令，其中一个操作数来自指令中地址字段指定的的存储单
元，另一个操作数则采用间接寻址方式获得。 × 原因：另一个操作数来自累加器
（4） 在计算机的指令系统中，真正必需的指令种类并不多，很多指令都是为了提高机器速度和便
于编程而引入的。 √
（5） RISC系统的特征是使用了丰富的寻址方式。 ×
原因：RISC系统的特征之一：指令数目较少，指令长度固定，指令格式少，寻址方式种类少
第六章 作业解答
6.1 控制器的基本功能是什么?它由哪些基本部件组成?各部件作用是什么?
答：控制器的主要任务是：根据不同的指令、不同的状态条件，在不同的时间，产生不同的控制信号，控制
计算机的各部件自动、协调地进行工作。其基本功能包括： 1. 控制指令的正确执行
2. 控制程序和教据的输入及结果的输出 3. 异常情况和特殊请求的处理 控制器的基本部件包括：
1. 指令部件：用于完成取指令和分析指令
2. 时序控制部件：用于产生一系列时序信号，为各个微操作定时，以保证各个微操作的执行顺序。 3. 微操作控制信号形成部件：根据指令部件提供的操作控制电位、时序部件所提供的各种时序信号，以及有关的状态条件，产生机器所需要的各种微操作控制信号。 4. 中断控制逻辑：用于实现对异常情况和特殊请求的处理。
5. 程序状态寄存器PSR：用于存放程序的工作状态（如管态、目态等）和指令执行的结果特征（如ALU运算的结果为零、结果为负、结果溢出等），表明系统的基本工作状态。
6. 控制台：用于实现人与机器之间的通信联系，如启动或停止机器的运行、监视程序运行过程、对程序进行必要的修改或干预等。
整理分享
完美WORD格式
6.2 CPU中有哪几个最主要的寄存器?它们的主要作用是什么?
答：
(1) 指令寄存器IR：指令寄存器用于存放当前正在执行的指令。当指令从主存取出后，经MDR传送到指令寄存器中，以便实现对一条指令执行的全部过程的控制。
(2) 程序计数器PC：程序计数器又称指令计数器、指令地址寄存器，用于保证程序按规定的序列正确运行，并提供将要执行指令的指令地址。
(3) 累加寄存器AC：用于暂存操作数据和操作结果。
(4) 程序状态寄存器PSR：用于以存放程序的工作状态（如管态、目态等）和指令执行的结果特征（如ALU运算的结果为零、结果为负、结果溢出等），把它所存放的内容称为程序状态字（PSW）。PSW表明了系统的基本状态，是控制程序执行的重要依据。
(5) 地址寄存器MAR：用于存放所要访问的主存单元的地址。它可以接受来自PC的指令地址，或接受来自地址形成部件的操作数地址。
(6) 数据缓冲寄存器MDR（或MBR）：用于存放向主存写入的信息或从主存中读出的信息。
6.3 什么是同步控制?什么是异步控制?什么是联合控制?在同步控制方式中，什么是三级时序系统?
答：同步控制方式是指任何指令的运行或指令中各个微操作的执行，均由确定的具有统一基准时标的时序信号所控制。每个时序信号的结束就意味着安排完成的工作已经完成，随即开始执行后续的微操作或自动转向下条指令的运行。
异步控制方式不再有统一的周期、节拍，各个操作之间采用应答方式衔接，前一操作完成后给出回答信号，启动下一个操作。
联合控制方式是同步控制与异步控制相结合的方式。通常的设计思想是：在功能部件内部采用同步方式或以同步方式为主的控制方式，在功能部件之间采用异步方式。
6.4 试述指令周期、CPU周期、节拍周期三者的关系。
答：指令周期是指从取指令、分析指令到执行完该指令所需的全部时间。机器周期又称CPU周期，是指令执行过程中的相对独立的阶段。把一个机器周期等分成若干个时间区间，每一时间区间称为一个节拍，一个节拍对应一个电位信号，控制一个或几个微操作的执行。
由于各种指令的操作功能不同，繁简程度不同，因此各种指令的指令周期也不尽相同。一条指令的执行过程（即指令周期）由若干个机器周期所组成，每个机器周期完成一个基本操作。一个机器周期中包含若干节拍。
6.5 按图6-9 CPU结构框图，试写出执行下面各条指令的控制信号序列。
（1）ADD R0，R1 （2）ADD (R0)，R1 （3）ADD (R0)＋，R1
注：指令中第一个地址为源地址，第二个地址为目标地址。 答：（1）ADD R0，R1
操作流程 (1) (PC)→MAR，Read (2) (PC)＋1→PC (3) M→MDR→IR (4) (R0)→Y (5) (Y)＋(R1)→R1
（2）ADD (R0)，R1
整理分享
控制信号序列 PC→B、Gon、F→MAR、Read、F→Y INC、F→PC MDR→B、Gon、F→IR R0→B、Gon 、F→Y R1→B、ADD、F→R1 完美WORD格式
操作流程 (1) (PC)→MAR，Read (2) (PC)＋1→PC (3) M→MDR→IR (4) (R0)→MAR，Read (5) M→MDR→Y (6) (Y)＋(R1) →R1
（3）ADD (R0)＋，R1
操作流程 (1) (PC)→MAR，Read (2) (PC)＋1→PC (3) M→MDR→IR (4) (R0)→MAR，Read (5) (R0)＋1→R0 (6) M→MDR→Y (7) (Y)＋(R1) →R1 INC、F→PC INC、F→PC 控制信号序列 PC→B、Gon、F→MAR、Read、F→Y MDR→B、Gon、F→IR R0→B、Gon、F→MAR、Read MDR→B、Gon、F→Y R1→B、ADD、F→R1 控制信号序列 PC→B、Gon、F→MAR、Read、F→Y MDR→B、Gon、F→IR R0→B、Gon、F→MAR、Read、F→Y INC、F→R0 MDR→B、Gon、F→Y R1→B、ADD、F→R1
6.6 试分析在模型机中执行下列指令的操作流程。
（1）ADD (R0)，R1 （2）SUB X(R0)，(R1) （3）MOV (R0)＋，(R1) 答：
（1）ADD (R0)，R1 周期、节拍 FT0 FT1 FT2 FT3 ST0 ST1 ST2 ST3 ET0 ET1 (PC)→MAR Read，(PC)＋1→PC (MDR)→IR 1→ST (R0)→MAR Read (MDR)→TEMP 1→ET (TEMP)→Y (R1)＋(Y) →R1，END 操作流程 （2）SUB X(R0)，(R1) 周期、节拍 FT0 FT1 FT2 (PC)→MAR Read，(PC)＋1→PC (MDR)→IR 操作流程 整理分享
完美WORD格式
FT3 ST0 ST1 ST2 ST3 ST0 ST1 ST2 ST3 DT0 DT1 ET0 ET1 ET2 ET3 1→ST (PC)→MAR Read，(PC)＋1→PC (MDR)→Y 置Repeat，1→ST (R0)＋Y→MAR Read (MDR)→TEMP 清Repeat，1→DT (R1)→MAR Read，1→ET (TEMP)→Y (MDR)－(Y) →MDR Write END
（3）MOV (R0)＋，(R1) 周期、节拍 FT0 FT1 FT2 FT3 ST0 ST1 ST2 ST3 DT0 DT1 ET0 ET1 (PC)→MAR Read，(PC)＋1→PC (MDR)→IR 1→ST (R0)→MAR Read，(R0)＋1→R0 (MDR)→TEMP 1→DT (R1)→MAR Read，1→ET (TEMP)→MDR Write，END 操作流程 6.7 试述组合逻辑控制器与微程序控制器的组成差别?
答：组合逻辑控制器采用组合逻辑技术实现，其微操作信号发生器是由门电路组成的复杂树形网络构成的。
微程序控制器采用存储逻辑实现，将微操作控制信号以编码字(即微指令)的形式存放在控制存储器中。执行指令时，通过依次读取一条条微指令，产生一组组操作控制信号，控制有关功能部件完成一组组微操作。
微程序控制器的设计思想和组合逻辑设计思想截然不同。它具有设计规整，调试、维修以及更改、扩充指令方便的优点，易于实现自动化设计。但是，由于它增加了一级控制存储器，所以指令的执行速度比组合逻辑控制器慢。
6.8 何谓微命令、微操作、微指令、微周期? 答：
1)微命令：微命令是构成控制信号序列的最小单位。通常是指那些直接作用于部件或控制门电路的控制命令。
整理分享
完美WORD格式
2)微操作：由微命令控制实现的最基本的操作称为微操作。
3)微指令：以产生一组微命令，控制完成一组微操作的二进制编码字称为微指令。微指令存放在控制存储器中。一条微指令通常控制实现数据通路中的一步操作过程。
4)微程序：一系列微指令的有序集合称为微程序。若干条有序的微指令构成的微程序，可以实现相应的一条
机器指令的功能。
6.9 微指令编码有哪几种常用方式?在分段编码方法中，分段的原则是什么?
答：微指令编码的常用方式有：直接控制法、最短编码法、字段直接编码法、字段间接编码法等。 分段编码方法也称字段直接编码法，其分段的原则是：
①把互斥的微命令(即不允许同时出现的微命令)划分在同一字段内，相容的(即允许同时出现)微命令划分在不同字段内。
②字段的划分应与数据通路结构相适应。
③一般每个子字段应留出一个状态，表示本字段不发任何微命令。 ④每个子字段所定义的微命令数不宜大多，否则将使微命令译码复杂。
6.10 什么是起始微地址?什么是后继微地址?有哪几种形成方法?
6.11 试写出在微程序控制的模型机中执行下列指令的微程序流程。
（1）ADD (R0)，R1 （2）SUB X(R0)，(R1) （3）MOV (R0)＋，(R1)
主存储器M 6.12 右图为一CPU的结构框图。
（1）标明图中a、b、c、d四个寄存器的名称。 （2）简述取指令的操作流程。
a c （3）若加法指令格式与功能如下：
OP D
其功能为：(AC)＋(D)→AC AC b 试分析执行加法指令的操作流程。
+1 ALU d
状态 操作
寄存器 控制器
6.12题图
答：（1）a：MDR b：IR c：MAR d：PC
(2) 取指令的操作流程：
① (PC)→MAR，Read，PC＋l→PC； 送指令地址，读主存，PC＋l送PC ② M→MDR→IR； 取指令到IR。
（3） 设D为直接地址，则加法指令(AC)＋(D)→AC的执行过程如下：
① (PC)→MAR，Read，PC＋l→PC； 送指令地址，读主存，PC＋l送PC ② (MDR)→IR； 取指令到IR
③ IR(D) →MAR，Read 按指令给出的直接地址访存，读取操作数 ④ (AC)＋(MDR)→AC 执行加法运算，结果保存到AC
整理分享
完美WORD格式
6.13 某计算机有如下部件：
ALU，移位寄存器，指令寄存器IR， 主存储器M，主存数据寄存器MDR，
主存地址寄存器MAR，通用寄存器R0~R3， 暂存器C和D。
试将各逻辑部件组成一个数据通路，并标明数据流动方向。
6.14 设R1、R2、R3、R4是CPU中的通用寄存器，请使用机器周期流程框图分别表示下列指令的执行流程。
（1）取数指令：LDA (R1)，R2
该指令是S-R型双操作数指令，R1为源操作数，R2为目的操作数 （2）存数指令：STA R3，(R4)
该指令是R-S型双操作数指令，R3为源操作数，R4为目的操作数
6.15 某计算机的运算器为三总线（B1 、B2 、B3）结构，B1和B3通过控制信号G连通。算术逻辑部件ALU具有
ADD、SUB、AND、OR、XOR等5种运算功能，其中SUB运算时ALU输入端为B1－B2模式，移位器SH可进行直送（DM）、左移一位（SL）、右移一位（SR）3种操作。通用寄存器R0、R1、R2都有输入输出控制信号，用于控制寄存器的接收与发送，如下图所示。
B3
B3→R0 B3→R1 B3→R2 DM
SL SH SR
R0 R1 R2
ADD SUB G ALU AND OR XOR R0→B2 R2→B2 R1→B2
B2
B1←R0 B1←R2 B1←R1 B1
6.15题图
试分别写出实现下列功能所需的操作序列。 （1）4(R0)＋(R1)→R1 （2）[(R2)－(R1)]／2→R1 （3）(R0)→R2
（4）(R0)∧(R1)→R0 （5）(R2)∨(R1)→R2 （6）(R2)⊕(R0)→R0 （7）0→R0
说明：∧表示与操作、∨表示或操作、⊕表示异或操作 答：（1）4(R0)＋(R1)→R1
R0→B1，R0→B2，ADD，SL，B3→R0；
R0→B1，R1→B2，ADD，DM，B3→R1 （2）[(R2)－(R1)]／2→R1
R2→B1，R1→B2，SUB，SR，B3→R1；
（3）(R0)→R2
R0→B1，R0→B2，AND，DM，B3→R2；
（4）(R0)∧(R1)→R0
整理分享
完美WORD格式
R0→B1，R1→B2，AND，DM，B3→R0；
（5）(R2)∨(R1)→R2
R0→B1，R1→B2，OR，DM，B3→R2；
（6）(R2)⊕(R0)→R0
R2→B1，R0→B2，XOR，DM，B3→R0；
（7）0→R0
R0→B1，R0→B2，XOR，DM，B3→R0；
6.16 现给出8条微指令I1~I8及所涉及的微命令（如下表所示）。请设计微指令控制字段格式，要求所使用的
控制位最少，并且保持微指令自身内在的并行性。
题6.16微指令表
微指令 I1 I2 I3 I4 I5 I6 I7 I8 相关的微命令 a, b, c, d, e a, d, f, g b, h c c, e, g, i a, h, j c, d, h a, b, i
6.17 请按断定方式实现下图的微程序流程的顺序控制。要求：
（1）给出微指令顺序控制字段格式（假定μMAR为6位）。
（2）给出各条微指令的二进制地址并编写实现此流程的微程序。 （3）画出地址修改逻辑电路。
A
B IR6IR5=00 IR6IR5=01 IR6IR5=10 IR6IR5=11 a C E H K
CJ=0 CJ=1
b D I
F G J L
6.17题图
说明：图中每个方框代表一条微指令，分支点a由指令寄存器IR6IR5两位决定，分支点b由进位标志
CJ决定。
6.18 说明相关性对流水线的影响，并给出一些常用的解决方法。
6.19 假定某计算机的指令按取指、分析和执行三步骤处理，每步所需时间分别为tf 、td 、te，请分别计算满
足下列要求时，执行100条所花费的时间。 （1）依次串行执行。
整理分享
完美WORD格式
（2）仅（K+1）取指与K执行重叠。 （3）仅（K+2）取指、（K+1）译码、K执行重叠。
6.20 在图6-53的流水线上处理下述程序段时会出现什么问题？如何解决这些问题？
（1）ADD R1，R2 （2）MOV R3，R1 （3）ADD R0，R4 （4）MOV (R4)，R5
说明：前一个操作数为目的数，后一个操作数为源数。
6.21 单选题
（1）程序计数器的功能是___ D ___。
A. 存放微指令地址 B. 计算程序长度
C. 存放指令 D. 存放下条机器指令的地址
（2）CPU从主存取出一条指令并执行该指令的所有时间称为__ D ____。
A. 时钟周期 B. 节拍 C. 机器周期 D. 指令周期
（3）主存中的程序被执行时，首先要将从内存中读出的指令存放到___ D ___。
A. 程序计数器 B. 地址寄存器 C. 指令译码器 D. 指令寄存器
（4）在下列的部件中，不属于控制器的是___ B ___。
A. 程序计数器 B. 数据缓冲器 C. 指令译码器 D. 指令寄存器
（5）为了确定下一条微指令的地址而采用的断定方式的基本思想是___ C __。
A. 用程序计数器PC来产生后继微指令地址 B. 用微程序计数器μPC来产生后继微指令地址
C. 通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址。 D. 通过指令中指定一个专门字段来控制产生后继微指令地址 （6）构成控制信号序列的最小单位是__ C ___。
A. 微程序 B. 微指令 C. 微命令 D. 机器指令 （7）微程序控制器中，机器指令与微指令的关系是__ B ___。
A. 每一条机器指令由一条微指令来执行
B. 每一条机器指令由一段用微指令编成的微程序来解释执行 C. 一段机器指令组成的程序可由一条微指令来执行 D. 一条微指令由若干条机器指令组成
6.22 填空题
（1）控制器的主要功能包括 ① 、 ② 和 ③ 等三个功能。
答：① 控制指令的正确执行 ② 控制程序和教据的输入及结果的输出
③ 异常情况和特殊请求的处理法
（2）一般而言，CPU中至少有 ① 、 ② 、 ③ 、 ④ 、 ⑤ 和 ⑥ 六个寄存器。
答：① 程序计数器PC 、 ② 地址寄存器MAR 、 ③ 数据缓冲寄存器MDR（MBR） 、
④ 指令寄存器IR 、 ⑤ 累加寄存器AC 、 ⑥ 程序状态寄存器PSR
（3）微指令的编码方式有 ① 、 ② 和 ③ 等三种。
答：① 直接控制法 ② 最短编码法 ③ 字段直接编码法
（4）CPU周期也称为 ① 周期，一个CPU周期包括若干个 ② 。
答：① 机器周期 ② 节拍
（5）在程序执行过程中，控制器控制计算机的运行总是处于 ① 、分析指令和 ② 的循环之中。
答：① 取指令 ② 执行指令
整理分享
完美WORD格式
（6）微程序控制器的核心部件是 ① ，它一般由 ② 构成。
答：① 控制存储器 ② ROM
（7）在同一微周期中 ① 的微命令被称为互斥微命令，而在同一微周期中 ② 的微命令被称为相容
微命令。显然， ③ 的微命令不能放在一起译码。
答：① 不允许同时出现的微命令 ② 允许同时出现的微命令 ③ 相容的微命令 （8）由于微程序设计的灵活性，只要简单地改变 ① ，就可改变微程序控制的机器指令系统。
答：① 微程序
6.23 是非题
（1）在主机中，只有存储器能存放数据。 × （2）一个指令周期由若干个机器周期组成。 √
（3）决定计算机运算精度的主要技术指标是计算机的字长。 √
（4）微程序设计的字段直接编译原则是：同时出现在一条微指令中的微命令放在不同的字段里，而分时
出现的微命令放在同一个字段里。 √
（5）由于微程序控制器采用了存储逻辑，结构简单规整，电路延迟小，而组合逻辑控制器结构复杂，电
路延迟大，所以微程序控制器比组合逻辑控制器的速度快。 ×
（6）在CPU中，译码器主要用在运算器中选多路输入数据中的一路数据送到ALU。 × （7）控制存储器是用来存放微程序的存储器，它的速度应该比主存储器的速度快。 √ （8）由于转移指令的出现而导致控制相关，因此CPU不能采用流水线技术。 ×
第七章 作业解答
7.23 是非题
（1） 计算机使用总线结构的主要优点是便于实现模块化，同时减少了信息传输线的数目。 √ （2） 在计算机的总线中，地址信息、数据信息和控制信息不能同时出现在总线上。 ×
（3） 计算机系统中的所有与存储器和I/O设备有关的控制信号、时序信号，以及来自存储器和I/O设备的
响应信号都由控制总线来提供信息传送通路。 √
（4） 使用三态门电路可以构成数据总线，它的输出电平有逻辑“1”、逻辑“0”和高阻（浮空）三种状态。
√
（5） USB提供的4条连线中有2条信号线，每一条信号线可以连通一台外设，因此在某一时刻，可以同时
有2台外设获得USB总线的控制权。 ×
（6） 组成总线时不仅要提供传输信息的物理传输线，还应有实现信息传输控制的器件，它们是总线缓冲器
和总线控制器。 √
（7） 总线技术的发展是和CPU技术的发展紧密相连的，CPU的速度提高后，总线的数据传输率如果不随之
提高，势必妨碍整机性能的提高。 √ 7.24 单选题 （1） 现代计算机一般通过总线来组织，下述总线结构的计算机中， D 操作速度最快， A 的操作速度最
慢。
A．单总线结构 B．双总线结构 C．三总线结构 D．多总线结构 （2） 在多总线结构的计算机系统中，采用 D 方法，对提高系统的吞吐率最有效。
A．多端口存储器 B．提高主存的工作速度 C．交叉编址存储器 D．高速缓冲存储器 （3） 总线中地址总线的作用是 C 。
整理分享
完美WORD格式
A．用于选择存储器单元 B．用于选择I/O设备
C．用于指定存储器单元和I/O设备接口寄存器的地址 D．决定数据总线上数据的传输方向 （4） 异步控制常用于 A 中，作为其主要的控制方式。
A．单总线结构计算机中，CPU访问主存与外围设备 B．微型机中的CPU控制 C．采用组合逻辑控制方式实现的CPU D．微程序控制器 （5） 能够直接产生总线请求的总线部件是 B 。
A．任何外设 B．具有DMA接口的外设
C．高速外设 D．需要与主机批量交换数据的外设 （6） 同步通信之所以比异步通信具有较高的传输速率是因为 B 。
A．同步通信不需要应答信号
B．同步通信用一个公共的时钟进行操作同步 C．同步通信方式的总线长度较短
D．同步通信中，各部件存取时间比较接近 （7） 把总线分成数据总线、地址总线、控制总线3类是根据 B 来分的。
A．总线所处的位置 B．总线所传送信息的内容 C．总线的传送方式 D．总线所传送信息的方向 （8） 为了协调计算机系统中各个部件的工作，需要有一种器件来提供统一的时钟标准，这个器件是 C 。
A．总线缓冲器 B．总线控制器 C．时钟发生器 D．操作命令产生器 7.25 填空题
（1）在链式查询和独立请求两种总线控制判优方式中，响应时间最快的是 ① 方式；对电路故障最
敏感的是 ② 方式。
答：① 独立请求 ② 链式查询
（2）在单总线、双总线、三总线3种系统中，从信息流传送效率的角度看， ① 的工作效率最低；从
吞吐量来看， ② 最强。
答：① 单总线 ② 三总线
（3）在单总线结构的计算机系统中，每个时刻只能有两个设备进行通信，在这两个设备中，获得总线控
制权的设备叫 ① ，由它指定并与之通信的设备叫 ② 。 答：① 主设备 ② 从设备
（4）为了减轻总线的负担，总线上的部件大都具有 ① 。
答：① 缓冲器 （5）在地址和数据线分时复用的总线中，为了使总线或设备能区分地址信号和数据信号，所以必须有 ①
控制信号。
答：① 地址有效
（6）标准微机总线中，PC/AT总线是 ① 位总线，EISA总线是 ② 位总线，PCI总线是 ③ 位总
线。
答：① 16 ② 32 ③ 32位或64位
（7）USB端口通过使用 ① ，可以使一台微机连接的外部设备数多达 ② 台。 答：① 集线器 ② 127
整理分享
完美WORD格式
第八章 作业解答
8.5 选择题
（1）计算机的外围设备是指___ D ___。
A. 输入/输出设备 B. 外存储器
C. 远程通信设备 D. 除了CPU 和内存以外的其它设备 （2）CRT显示器显示图形图像的原理是图形图像__ A ____。
A. 由点阵组成 B. 由线条组成 C. 由色块组成 D. 由方格组成 （3）灰度级是指___ A ___。
A. 显示图像像素点的亮度差别 B. 显示器显示的灰度块的多少 C. 显示器显示灰色图形的能力级别 D. 显示器灰色外观的级别 （4）帧是指___ A ___。
A. 显示器一次光栅扫描完整个屏幕构成的图像 B. 隔行扫描中自左至右水平扫描的一次扫描过程 C. 一幅照片所对应显示的一幅静态图像 D. 一幅固定不变的图像所对应的扫描 （5）一台可以显示256种颜色的彩色显示器，其每个像素对应的显示存储单元的长度（位数）为__ B ____。
A. 16位 B. 8位 C. 256位 D. 9位 （6）若显示器的灰度级为16，则每个像素的显示数据位数至少是___ A ___。
A. 4位 B. 8位 C. 16位 D. 24位 （7）显示器的主要参数之一是分辨率，以下描述中含义正确的是__ B ____。
A. 显示器的水平和垂直扫描频率 B. 显示器屏幕上光栅的列数和行数 C. 可显示的不同颜色的总数
D. 同一幅画面允许显示的不同颜色的最大数目
（8）CRT的分辨率为1024×768像素，像素的颜色数为256，为保证一次刷新所需数据都存储在显示缓冲
存储器中，显示缓冲存储器的容量至少为__ B ____。 A. 512KB B. 1MB C. 256KB D. 2MB
（9）下面关于计算机图形、图像的叙述中，正确的是___ C ___。
A. 图形比图像更适合表现类似与照片和绘画之类的真实感画面 B. 一般来说图像比图形的数据量要少一些 C. 图形比图像更容易编辑、修改 D. 图像比图形更有用
（10）激光打印机打印原理是__ B ____。
A. 激光直接打在纸上 B. 利用静电转印 C. 激光控制墨粉的运动方向 D. 激光照射样稿
8.6 填空题
（1）计算机的外围设备大致分为输入设备、输出设备、 ① 、 ② 、 ③ 和其他辅助
设备。
答：① 外存储器 ② 终端 ③ 其它含义的I/O设备
（2）显示器的刷新存储器（或称显示缓冲存储器）的容量是由 ① 、 ② 决定的。 答：① 分辨率 ② 灰度级或色彩数
（3）显示适配器作为CRT与CPU的接口，由 ① 存储器、 ② 控制器和ROM BIOS 三部分
组成。先进的 ③ 控制器具有 ④ 加速能力。 答：① 显示缓冲 ② 显示 ③ 显示 ④ 图形
整理分享
完美WORD格式
（4）CRT显示器的光栅扫描方式可分为 ① 和 ② 。 答：① 逐行扫描方式 ② 隔行扫描方式
（5）根据打印方式的不同，打印机可以分成 ① 和 ② 二种。 答：① 击打式 ② 非击打式
（6）激光打印机的工作过程可分为_ ① 阶段、 ② 阶段、 ③ 阶段和_ ④ 阶段。 答：① 处理 ② 成像 ③ 转印 ④ 定影
第九章 作业解答
9.19. 判断题
（1） DMA控制器和CPU可以同时使用总线工作。 ×
（2） 在计算机系统中，所有的数据传送都必须由CPU控制实现。 × （3） 一个更高优先级的中断请求可以中断另一个中断处理程序的执行。√ （4） 外围设备一旦申请中断，立刻能得到CPU的响应。 ×
（5） 一个通道可以连接多个外围设备控制器，一个外围设备控制器可以管理一台或多台外围设备。 √ （6） DMA方式既能用于控制主机与高速外围设备之间的信息传送，也能代替中断传送方式。 × （7） 通道程序是由通道控制字组成的，通道控制字也称通道指令。 √
（8） 单级中断与多级中断的区别是单级中断只能实现单中断，而多级中断可以实现多重中断或中断嵌套。
√
（9） 在直接程序控制方式下，CPU启动I/O设备的指令开始执行后，直到数据传送完为止，CPU不能执行
别的程序。 √
（10） DMA工作方式提高了CPU的效率，同时也提高了数据传送的速度。这是由于DMA方式在传送数据时不
需要CPU干预，而且在一批数据传送完毕时，也完全不需要CPU干预。 ×
（11） 与中断处理程序相比，CPU目前运行的用户应用程序的级别最高。 ×
（12） 采用DMA方式进行数据传送的设备，比不采用DMA方式进行数据传送的设备优先级要高。 × （13） CPU在执行当前指令最后所做的检查是否有各类中断请求的次序，即为CPU处理各类中断的次序。√ 9.20. 选择题
（1）I/O接口中的数据缓冲器的作用是 A 。
A. 用来暂存外围设备和CPU之间传送的数据 B. 用来暂存外围设备的状态 C. 用来暂存外围设备的地址 D. 以上都不是
（2）在中断响应过程中，保护程序计数器的作用是 B 。
A. 使CPU能找到中断处理程序的入口地址
B. 使中断返回后，能回到断点处继续原程序的执行 C. 使CPU和外围设备能并行工作 D. 为了实现中断嵌套 （3）DMA方式用来实现 D 。
A. CPU和内存之间的数据传送
B. 外围设备和外围设备之间的数据传送 C. CPU和外围设备之间的数据传送 D. 内存和外围设备之间的数据传送
（4）如果认为CPU查询设备的状态信号是处于非有效工作状态，那么，在下面几种主机与设备之间的
数据传送方式中， A 主机与设备是串行工作的， D 主机与设备是并行工作的， B 主程序与外围设备是并行运行的。
整理分享
完美WORD格式
A. 程序查询方式 B. 中断方式 C. DMA方式 D. 通道方式
（5）下面哪种情况会提出中断请求? B 。
A. 产生存储周期窃取 B. 一次I/O操作结束 C. 两个数相加
D. 上述三种情况都发生 （6）中断向量地址是 C 。
A. 子程序的入口地址
B. 中断服务程序的入口地址 C. 中断服务程序入口地址的地址 D. 中断向量表的起始地址
（7）向量中断与非向量中断的区别在于 D 。
A. 非向量中断是单一中断源的中断，而向量中断是多中断源的中断
B. 非向量中断只有单一中断处理程序入口，而向量中断有多个中断处理程序入口 C. 非向量中断是单级中断，而向量中断可以实现多级中断 D. 非向量不能作为中断隐指令，而向量可以形成隐指令
（8）采用DMA方式传送数据时，每传送一个数据，就要占用 D 的时间。
A. 一个指令周期 B. 一个CPU周期 C. 一个存储周期 D. 一个总线周期
（9）周期挪用方式常用于 A 中。
A. 直接存储器存取方式的输入输出 B. 直接程序控制传送方式的输入输出
C. CPU的某寄存器与存储器之间的直接程序控制传送 D. 程序中断方式的输入输出
（10）在下面有关DMA概念的叙述中，正确的是 A 。
A. 当CPU在执行指令时，CPU与DMA控制器同时提出了对主存访问的要求，这是应首先满足CPU
的要求，以免指令执行发生错误，而DMA传送数据是可等待的。 B. DMA周期挪用方式是在CPU访问存储器总线周期结束时，插入一个DMA访问周期。在此期间，
CPU等待或执行不需要访问内存的操作。
C. 因为DMA传送是在DMA控制器控制下内存与外设直接数据传送，因此在这种方式中，始终不
需要CPU干预。
D. CPU在接到DMA请求后，必须尽快地在一条指令执行后予以响应。
9.21. 填空题
（1）CPU对输入输出设备的访问，采用按地址访问的形式。对I/O设备编址的方法，目前采用方式主要有：
① 和 ② ，其中 ③ 需要有专门的I/O指令支持。
答：① I/O独立编址方式 ② 存储器统一编址方式 ③ I/O独立编址方式 （2）主机与外围设备之间的数据交换方式有 ① 、 ② 、 ③ 和 ④ 等几种。
答：① 直接程序控制方式 ② 程序中断方式 ③ DMA ④ I/O通道方式 （3）接口接收到中断响应信号INTA后，要将 ① 传送给CPU。
答：① 中断类型编码（中断识别编码）
（4） 选择型DMA控制器在物理上可以连接 ① 设备，而在逻辑上只允许连接 ② 设备，它适合于连接
整理分享
完美WORD格式
③ 设备。
答：① 多台设备 ② 一台设备 ③ 数据传送速度很快的设备 （5）DMA控制器和CPU分时使用总线的方式有 ① 、 ② 和 ③ 三种。
答：① CPU暂停方式 ② 周期挪用方式 ③ 交替访问内存方式 （6）通道的种类有 ① 、 ② 和 ③ 三种。
答：① 字节多路通道 ② 选择通道 ③ 数组多路通道 （7）通道的工作过程可分为 ① 、 ② 和, ③ 三部分。
答：① CPU使用广义指令进入管理程序，组织一个通道程序，并启动通道。 ② 设备选择、进行信息传送 ③ 传送结束
（8）在I/O控制方式中，主要由程序实现的控制方式是 ① 方式。
答：① 程序控制方式
（9）中断处理过程可以 ① 进行， ② 的设备可以中断 ③ 的中断服务程序。
答：① 嵌套 ② 优先级别高 ③ 优先级别低
（10）I/O通道是一个特殊功能的 ① ，它有自己的 ② ，专门负责数据输入输出的传输控制，CPU只负
责 ③ 功能。
答：① I/O控制器 ② 指令执行部件 ③ 启、停I/O通道，查询通道及I/O设备状态，控制I/O通道进行某些操作
（11）程序中断I/O方式与DMA方式除了应用场合及响应时间不同以外，两者的主要区别在于 ① 。
答：① 程序中断I/O方式是以CPU为中心，采用软硬结合，以软件为主的方式，控制设备与主机之间的数据传送 ，DMA方式是以主存为中心，采用硬件手段，控制设备与主存间直接进行数据传送。
整理分享