(2) 列出真值表

(3) 写出逻辑表达式

Jn0?XQ1

K0?XQn1

Jn1?XQ0

K1?X?Qn0

Z?Qnnn1Q0?XQ1

7.1.1 在某计数器的输出端观察到如图7.1.1所示的波形，试确定该计数器的模。

解：模为6

7.1.3 试用负边沿D触发器组成4位二进制异步加计数器，画出逻辑图。

7.1.5 试分析图题7.1.5电路是几进制计数器，画出各触发器输出端的波形图。

解：五进制计数器

7.1.9 试分析图题7.1.9所示电路，画出它的状态图，说明它是几进制计数器。

解：十进制计数器。

7.1.11 试分析图题7.1.11所示电路，画出它的状态图，并说明它是几进制计数器。

解：11进制计数器。

7.1.15 试分析图题7.1.15所示电路，说明它是多少进制计数器，采用了何种进位方式。

解：4096。采用并行进位方式。

7.2.1 试画出图题7.2.1所示逻辑电路的输出(QA~QD)的波形，并分析该电路的逻辑功能。

解：S0=1表示右移操作，在这里是DSR→QA→QB→QC→QD。启动后，S1S0=11，处于置数状态，1110被置入寄存器中，然后每来一个脉冲，寄存器循环右移，寄存器中的序列依次是1110→1101→1011→0111。此时再来一个脉冲(即第四个脉冲)时，当QDQCQBQA瞬间变成1111，1110又被置入寄存器，回到起始状态，重又开始记数循环过程。所以它相当于一个四进制计数器的作用，也可以看作四分频电路。

7.2.2 试用两片74194构成8位双向移位寄存器。

8.1.2 一个有4096位的DRAM，如果存储矩阵为64×64结构形式，且每个存储单元刷新时间为400ns，则存储单元全部刷新一遍需要多长时间？ 解：由于采用按行刷新形式，所以刷新时间为

400ns×64=25600ns=25.6ms

8.1.3 指出下列存储系统各具有多少个存储单元，至少需要几根地址线和数据线？

(1)64K×1 (3)1M×1

(2)256K×4 (4)128K×8

(2) 18, 4 (4) 17, 8

解： (1) 16, 1

(3) 20, 1

8.1.4 设存储器的起始地址为全0，试指出下列存储系统的最高地址为多少？

(1) 2K×1

(2) 16K×4

(3) 256K×32

(3) 3FFFF

解：(1) 7FF (2) 3FFF