数字电路习题南京廖华答案网

数字电路习题下载本文

文章发布时间 : 2024/12/22 0:07:03星期日

数字电路习题

第一章

一、填空题（每题2分，共42分）

1. （374.51）10=( ) 8421BCD

2. 二进制数（1011.1001）2转换为八进制数为（），转换为十六进制数为（）。 3. （10000101100011）8421?()2421

4. （10101101001）8421?()10

5. 将（459）10编成（）8421BCD 6. （10000101100011）8421?()10

7. （1010010100）8421?()5421

8. (1011101) 2=( )10=( )8 9. （201）10 =（）2 = （）16 10. (65.25) 10=( )2=( )8 11. (276.25)10?()2

12. 余3码10001000对应的2421码为（）。 13. (76.25)10?()8

14. （11110.11）2=( )10=( )8

15. 八进制（273）8中，它的第三位数2 的位权为（）。 16. 十进制数254.75的二进制编码（），十六进制编码 ( )。 17. (1100011.011 )2=( )8 = ( )16

18. （26.125）10=（）16=（）8421BCD 19. (365) 10=( )2 =( )16

20. (BE) 16=( )10=( )2 21. (436.75)10?()2

第二章

一、填空题（每题2分，共62分）

1. 异或门如果当作非门使用，应当让其中一个输入端固定接（）。 2. 逻辑函数式F=AB+AC的对偶式为（）。 3. 三态门电路的输出有（）、（）和（）3种状态。

4. TTL与非门多余的输入端应（）TTL或非门多余的输入端应（ 5. TTL与门多余的输入端应（）TTL或门多余的输入端应（）。

）。

6. 逻辑函数 F=A?B?BC的最小项之和表达式为（）。 7. Y=（A+B+C）A B C 对偶式为Y/=（）。 8. 已知Y=AB?BC?ACD，则Y=( )。

9. 任何逻辑函数都可以表示成最小项的（）及最大项的（） 10. Y= ABC+AD+C 对偶式为Y/=（）。 11. Y=AB+CDE+0 的反函数式为（）。

12. 逻辑函数式F=AB+AC的最小项表达式为（）。 13. 函数F1=AB+BC的反演式F1=( )。

14. F?AB+BC+CA的“与非”逻辑式为（）。

15. 有一数码10010011，作为自然二进制数时，它相当于十进制数（），作为8421BCD码时，它相当于十进制数（）。

16. 用与非门实现逻辑函数F=AB+CD，逻辑函数应该改成F=（）。 17. 逻辑函数F=A?(A?B)=( )。

18. 已知Y?AB?B?AB?A，化简后结果是（）。

19. OC门能实现（）逻辑运算的电路连接，采用总线结构，分时传输数据时，应选用（）。 20. 二进制数111011.101转化成十进制数为（）转化成八进制数为( )。 F???B?A?CD?? ??AB?CD??????，该函数的反函数F=（）21. 已知某函数。

22. Y?AB?AC，Y的最简与或式为（）。 23. 函数Y?A?AB?A(C?D)，其对偶式为（）。 24. 逻辑函数F=AB?BC?ACBDE的最简与或式为( )。

25. F1=ABC?ABC?ABC?AB，F2=AB?B(A?C), 它们之间的关系是（）。 ?AB?C的两种标准形式分别为（）26. 逻辑函数Y、

（）。

27. 函数Y?A?AB?A(C?D)，其反函数为（）。 28. 已知逻辑函数F＝A⊕B，它的或与非表达式为（）。

29. 在函数F=AB+CD的真值表中，F=1的状态有（）个。 30. Y=AB+C+AD 的反函数式为（）。 31. F=ABCD+ABC+ABC+ABC=Σm（）。二、函数化简题（每题5分，共200分）

1. 化简逻辑函数Y(A,B,C,D)??m(0,2,4,6,10,14) 2. 化简逻辑函数

3. 化简逻辑函数F=AB+AD+BD+BCE 4. 化简逻辑函数F?ABC?ACD?AC 5. 化简逻辑函数Y?AC?AC?BC?BC 6. 化简逻辑函数

Z=AB?A?B?C?A?B?C BC=0

7. 化简逻辑函数F?AC?ABC?BC?ABC

8. 化简逻辑函数F（ A,B,C,D）=∑m (0,1,2,4,5,9)+∑d (7,8,10,11,12,13) 9. 化简逻辑函数Y??m(1,3,4,9,11,12,14,15)??d(5,6,7,13) 10. 化简逻辑函数L(A,B,C,D)??m(0,2,5,7,8,10,13,15)

11. 化简逻辑函数F= ∑m（1，3，8，9，10，11，14，15） 12. 化简逻辑函数Y(A,B,C)??m(2,3,6,7,14,15) 13. 化简逻辑函数L?AB?AB?AB?AB 14. F=

∑m(0,2,3,4,8,10,11）

15. 化简逻辑函数L(A,B,C,D)??m(0,1,5,7,8,9,10,12,13,14,15)

16. 化简逻辑函数F(A,B,C,D)=∑m(0,6,9,10,12,15)+∑d(2,7,8,11,13,14)

17. 化简逻辑函数Y(A,B,C,D)?ABC?A?B?CD?AB?C?ABCD，且A，B，C，D不可能同时为

0。

18. 化简逻辑函数19. 化简逻辑函数

3，4，7，13，14?＋?d?2，5，12，15? F?A，B，C，D?＝?m?1，2，4，7，8，10，12，13? F?A，B，C，D?＝?m?0，20. 化简逻辑函数L(A,B,C,D)??m(0,1,2,4,5,6,8,9,10)

21. 化简逻辑函数Y?AABC?BABC?CABC

22. 化简逻辑函数F（A、B、C、D）=Σm（0，2，8，9，10，11，13，15） 23. 化简逻辑函数Y?BCD?BC?ACD?ABD 24. 化简逻辑函数

25. 用卡诺图把下逻辑函数化简成最简与或式。

Y?A?C?D?ABCD?ABCD给定约束条件为

ABCD?ABCD?ABCD?ABCD?ABCD?ABCD?0

26. 化简逻辑函数Y(A,B,C,D)??m(0,1,4,9,12)??d(2,3,6,10,11,14) 27. 化简逻辑函数Y(A,B,C,D)??m(0,1,4,6,9,13)??d(2,3,5,11,15) 28. 逻辑函数Y（A，B，C，D）=

?(1,2,4,5,6,9)约束条件为AB+AC=0

29. 化简逻辑函数F?A(C?BD)(A?BD)?B(C?DE)?BC

30. 化简逻辑函数F??A?B?C?D?A?B?C?DA?B?C?DA?B?C?D31. 用公式化简逻辑函数：Y?AC?D?BC?BD?AB?AC?B?C

32. 化简逻辑函数Y?CD?A?B??ABC?A?CD，给定约束条件为AB＋CD＝0。 33. 已知

，试证明

。

???????A?D?

34. 化简逻辑函数F= A(B+C) +A (B+C)+ BCDE+BC (D+E)F 35. 化简逻辑函数Y?AC?BC?BD?CD?A(B?C)?ABCD?ABDE 36. 化简逻辑函数Y?A?B?CD?A?C?D

37. 化简逻辑函数F?A?C?A?B?A?CB?DB?C 38. 化简逻辑函数F?A，B，C，D?＝????????1，4，5，6，7，9，10，11，13，14,15? ?m?0，39. 化简逻辑函数F?AB?AB?C?ABC?AD?BC?

40. 化简逻辑函数Y?ABC?ABD?ACD?C?D?ABC?ACD

??第四章

一、填空题（每题2分，共4分）

1. 2004 个1进行异或运算的结果为（）。

2. 74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出 Y7Y6Y5Y4Y3Y2Y1Y0应为（）。

二、综合分析题（每题15分，共15分）

1. 试分析如图所示的组合逻辑电路。 1. 写出输出逻辑表达式； 2. 化为最简与或式；3. 列出真值表；4. 说明逻辑功能。

三、综合设计题（每题15分，共300分）

1. 某汽车驾驶员培训班结业考试，有三名评判员，其中A为主评判员，B、C为副评判员，评判时，按照少数服从多数原则，但若主评判员认为合格也可以通过。试用74LS138和与非门实现此功能的逻辑电路。 2. 试用一片四位加法器将5421BCD码转换为2421BCD码。请完成设计并画出接线图。

3. 试用一片3—8译码器74LS138及与非门实现如下逻辑函数。

FF1(A,B,C)?A?B?C用一片双

FF2(A,B,C)?AB?BC?AC

1选一数据选择器及与非门实现如下逻辑函数。

2(A,B,C)?A?B?C(A,B,C)?AB?BC?AC

5. 试用一片四位加法器及最少的门电路将8421BCD码转换为2421BCD码。请完成设计并画出接线图 6. 用一片3—8译码器74LS138及与非门实现如下逻辑函数。

F1(A,B,C)?A?B?CF2(A,B,C)?AB?

7. 某雷达站有3部雷达A、B、C，其中A和B功率消耗相等，C的功率是A的2倍。这些雷达由两台发电器X和Y供电，发电机X的最大输出功率等于雷达A的功率消耗，发电机Y的最大输出功率是X的3倍。要求设计一个逻辑电路，能够根据各雷达的启动和关闭信号，以最节约电能的方式启、停发电机。 8. 设计“一位十进制数”的四舍五入电路（采用8421BCD码）。要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。

9. 用8选1数据选择器CT74LS151实现下列函数：Y（A,B,C,D）=Σm(1,5,6,7,9,11,12,13,14)。 10. 试用一片四位加法器及最少的门电路将8421BCD码转换为5421BCD码。请完成设计并画出接线图。 11. 试用一片74LS138辅以与非门设计一个BCD码素数检测电路，要求：当输入为大于1的素数时，电路输出为1，否则输出为0（要有设计过程）。

12. 已知一个TTL结构的8—1数据选择器，其选择输入法端口A1齐根断裂，信号无法输入。其余功能完好，请利用这片数据选择器实现逻辑函数F（A，B，C）=

m（1，2，4，7）。

13. 设计一个多功能组合逻辑电路。变量M和N为功能选择输入信号。A、B为逻辑变量。F为电路的输出。

当M、N取不同值时，电路具有不同的逻辑功能。试应用八选一数据选择器和适当的门电路实现。

M 0 0 1 1

N 0 1 0 1 F A A⊕B AB A+B 5

14. 设计一位8421BCD码的判奇电路，当输入码含奇数个“1”时，输出为1，否则为0。要求使用两种方法实现：

（1）用最少与非门实现，列出与非函数式；

（2）用一片8选1数据选择器74LS151加若干门电路实现，画出电路图。 15. 应用3线—8线译码器74LS138和适当的逻辑门设计一个一位全加器（1）列出全加器真值表

（2）写出输出函数逻辑表达式（3）画出逻辑图

16. 给定逻辑函数F（A，B，C，D）=

m（4，5，6，7，8，13，14，15）

试用附图所示器件实现之。要求只能用附图中提供的器件和连线，不能再加其他器件。输入只提供原变量，不提供反变量，也不提供0和1.附图中4选1多路选择器中的B为高位。

17. 应用3线—8线译码器74LS138和适当的逻辑门设计一个一位全减器（1）列出全减器真值表

（2）写出输出函数逻辑表达式（3）画出逻辑图

18. 今有A、B、C三人可以进入某秘密档案室，但条件是A、B、C三人在场或有两人在场，但其中一人必须是A，否则报警系统就发出警报信号。试：（1）列出真值表；（2）写出逻辑表达式并化简；（3）画出逻辑图。

19. 应用一个8—1数据选择器设计一个8421BCD码四舍五入电路。当输入信号为0≦DCBA≦4时，输出信号L为0，当输入信号为5≦DCBA≦9时，输出信号L为1。

20. 试用四位超前进位全加器74LS283和适当的逻辑门实现两个一位8421BCD码十进制数的加法运算。

第五章

一、填空题（每题2分，共10分）

1. JK触发器要求状态由0→1，其输入信号应为( )。 2. 置位信号用来将触发器置位成（），复位信号用来将触发器复位成（）

3. 将JK触发器的J端和K端连接在一起，其输出Q相当于对输入时钟信号（）分频。

4. 对于JK触发器，若J?K，则可完成（）触发器的逻辑功能；若J?K，则可完成（）触发器的逻辑功能。

5. 若用JK触发器来实现特性方程Qn?1?AQn?AB，则JK端的方程应为（）. 二、画图计算空题（每题10分，共110分） 1. 图（a）中CP的波形如图（b）所示。要求：

（1）写出触发器次态Qn+1的最简函数表达式和Y1、Y2的输出方程。（2）在图（b）中画出Q、Y1和Y2的波形（设Q n=0）

2. JK触发器，时钟波形CP及输入控制J、K波形如图所示。试分别画出主从型JK触发器和负边沿JK触发器输出端Q的电压波形，设触发器的初始状态为零。

3. 试画出在CP脉冲作用下Q1,Q2,Y对应的电压波形. 设触发器的初态为0.

4. 逻辑电路和各输入信号如图所示，画出各触发器Q端的波形（触发器的初态均为零）。

5. 触发器组成的电路如图所示。已知输入波形如图所示，画出Q端的波形。设电路初态未被外电路确定，均看作0。

6. 图所示电路为单次脉冲发生电路。每按动一次按钮S，电路能输出一个定宽的脉冲。（1）试画出Q1 、Q2的波形。

（2）结合时序波形图简要说明电路工作原理，指出电路输出的单脉冲的宽度。

7. 由JK和D触发器组成的电路和输入波形分别如下图，试画出Q1和Q2的波形。要求给出分析过程，写出激励方程和状态方程。初始状态为Q1=1， Q2=0。

8. 已知电路及CP、A的波形如图所示，设触发器的初态均为“0”，试画出输出端B和C 的波形。

9. 主从型JK触发器组成的逻辑电路及输出波形如图所示，画出输出端波形。

10. 由主从型JK触发器组成的电路及给定的输入波形如图所示。试画出输出端Q1、Q2的电压波形。

11. 电路下图所示，试写出Z 1 、Z 2 、Z 3 的输出逻辑表达式，并画出在CP脉冲作用下，Q 0 、Q 1 、Z 1 、Z 2 、Z 3 的输出波形。画出6个CP 周期即可。（设 Q 0 、Q 1 的初态分别为1态和0态）

第六章

一、填空题（每题2分，共22分）

1. 构造一个十进制的加法计数器，需要多少（）个触发器。 2. 五个D触发器构成环形计数器，其计数长度为（）。

3. 欲将一个存放在移位寄存器中的二进制数乘以16，需要（）个移位脉冲。 4. 用N位移位寄存器构成的扭环形计数器的模是（）。 5. 用移位寄存器产生11101000序列，至少需要( )个触发器。 6. 5位扭环形计数器的无效状态为( )。

7. n位触发器构成的扭环形计数器,其无关状态数为个( )

8. 欲构成能记最大十进制数为999的计数器，至少需要（）片十进制加法计数器，或（）片4位二进制加法计数器芯片。

9. 四位二进制减法计数器的初始状态为0011，四个CP脉冲过后它的状态为（）。

10. 有一个左移位寄存器，当预先置入1011后，其串行固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（）。

11. 一个五位的二进制加法计数器，初始状态为00000，问经过201个输入脉冲后，此计数器的状态为（）。二、画图计算空题（每题10分，共50分）

1. 应用四位二进制加计数器74161构成一个按8421BCD码计数的70进制计数器，画出电路连接图。 2. 应用四位二进制加计数器74161构成一个按二进制计数的70进制计数器，画出电路连接图。 3. 应用四位二进制加计数器74161构成一个按8421BCD码计数的60进制计数器。 4. 应用四位二进制加计数器74161构成一个按8421码计数的90进制计数器。 5. 试画出下图所示逻辑电路（Q3——Q0）的输出波形,试分析该电路的逻辑功能。

三、综合分析题（每题15分，共240分）

1. 试分析如图所示的时序电路，并画出状态图。

&JCPQ0Q0JCPQ1z??‘1’KKQ1FF0CPFF1

2. 分析下图所示电路的逻辑功能，检查电路能否自启动。

3. 已知下图所示的时序逻辑电路，假设触发器的初始状态均为“0”，试分析：

（1）写出驱动方程、状态方程、输出方程。(2) 画出状态转换表，状态图，指出是几进制计数器。(3) 说明

该计数器能否自启动。

4. 电路如图所示，在时钟脉冲CLK作用下，当输入序列X=1101111101时求输出序列Z。初始状态Q2Q1=10.

5. 分析以下同步时序逻辑电路的逻辑功能。请写出分析过程。

Q0Q1&1JC11K1JC11K1JC11KQ2YCP 6. 电路下图所示，其中RA=RB=10kΩ,C=0.1μf，试问： 1．在Uk为高电平期间，由555定时器构成的是什么电路，其输出U0的频率f0=? 2．分析由JK触发器FF1、FF2、FF3构成的计数器电路，要求：写出驱动方程和状态方程，画出完整的状态转换图，说明电路能否自启动； 3．Q3、Q2、Q1的初态为000，Uk所加正脉冲的宽度为Tw=5/f0，脉冲过后Q3、Q2、Q1将保持在哪个状态？

7. 分析下面电路的逻辑功。要求写出驱动方程、状态方程、输出方程、状态转换表、画状态转换图、判断电路能否自启动、并说明电路功能 Title 8. 逻辑电路如图所示，试分析其逻辑功能。若X端输入的串行码序列为{5D36}H, 试求Y端输出序列是什么？ SizeBDate:File:23-May-2002Sheet of D:\\贾立新\\个人资料\\考试试卷\\MyDesign.ddbDrawn By:NumberRevision

9. 如图所示时序逻辑电路，试分析该电路的功能，并判断能否自启动，画出状态表和状态图。

10. 试分析同步时序逻辑电路，要求写出各触发器的驱动方程、状态方程，画出完整的状态转换图（按Q3Q2Q1排列）

11. 试分析下图所示的同步时序电路，写出各触发器的驱动方程，电路的状态方程和输出方程，画出状态转换表和状态转换图。

12. 试分析下图是多少进制的计数器，电路的分频比是多少？。要求有分析过程。

13. 由两片74LS161（四位同步二进制加法计数器）组成的同步计数器如图所示，试分析其分频比（即Y与CP之频率比），当CP频率为20kHz,则Y的频率为多少？要求有分析过程。

14. 序列码发生器电路如图所示。

要求：（1）试画出该电路的状态图; （2）指出Z的输出序列。

15. 由移位寄存器74LS194和3—8译码器组成的时序电路如图所示。分析该电路。（1）列出该时序电路的状态迁移表（设起始状态为110）。（2）指出该电路输出端Z产生什么序列。

16. 分析下两图给出的电路: 1.说明这是多少进制的计数器？2.两片之间是多少进制？

四、综合设计题（每题15分，共210分）

1. 试用D触发器和适当的门电路等器件设计一个数字序列产生器，它可以周期性的产生数字序列信号：100101 。

2. 用最少的JK边沿触发器和少量与非门设计一个七进制加法计数器。

3. 用JK触发器设计一个模为4的同步可控加减计数器，当控制端X=0时为模为4的加计数，当X=1时为模为4的减计数。

4. 已知一个同步计数器的时序如下图所示。请用维持阻塞D触发器和与非门为组件实现此同步计数器。

5. 试用JK触发器和门电路设计一个十三进制的计数器, 并检查设计的电路能否自启动。

6. 试用JK触发器和适当的门电路等器件设计一个数字序列产生器，它可以周期性的产生如下数字序列信号：100110。

7. 试设计一序列脉冲检测器，当连续输入信号110时，该电路输出为1，否则输出为0。

8. 应用负边沿JK触发器设计一个1101序列检测器。当连续输入信号为1101时，其输出为1，否则输出为0。其检测的序列首尾可重复使用。 9. 试用正边沿JK触发器设计一同步时序电路，其状态转换图如图所示，要求电路最简。

10. 设计一个串行数据检测器。该检测器有一个输入端X，它的功能是对输入信号进行检测。当连续输入三个1（以及三个以上1）时，该电路输出Y=1，否则输出Y=0。

11. 试设计一序列脉冲检测器，X为输入，Z为输出，当检测到X（自左向右）连续输入信号101时Z=1，否则Z=0，X输入的1不能首尾重复使用。 12. 试用74161（四位二进制计数器）、74138（3线——8线译码器）等器件设计一个数字序列产生器，它可以周期性的产生数字序列信号：?7A9?H。

13. 试用74161（四位二进制计数器）、74138（3线——8线译码器）等器件设计一个数字序列产生器，它可以周期性的产生数字序列信号：?58D?H

14. 试用74161（四位二进制计数器）、74151（8—1数据选择器）等器件设计一个数字序列产生器，它可以周期性的产生数字序列信号：?73A?H

第八章

一、填空题（每题2分，共8分）

1. 555定时器构成的施密特触发器，若电源电压VCC＝12V，电压控制端经0.01μF电容接地，则上触发电平

UT+＝（）V，下触发电平UT–＝（）V。

2. 在555定时器组成的脉冲电路中，脉冲产生电路有（），脉冲整形电路有（）、（）， 3. 由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。 4. 555定时器可构成（）（）（）等电路。二、画图计算空题（每题10分，共110分）

1. 用555定时器构成的多谢振荡器，如图所示：当电位器

RW滑移至上下两端时，分别计算振荡频率和相应的占空比。

2. 555定时器构成的多谐振荡器如图所示，试计算该电路输出电压的频率，画出输出电压Vo及0.1?F电容两端的波形。Vcc=12V。

3. 试说明下图所示的用555 定时器构成的电路功能，求出U T+ 、U T- 和ΔU T ，并画出其输出波形。

4. 如图电路为两个555定时器构成的频率可调而脉宽不变的方波发生器，试说明工作原理；确定频率变化的范围和输出脉宽；解释二极管D在电路中的作用。

5. 试用集成定时器5G555构成一个震荡频率f=150kHz的多谐振荡器（电容取1000pF）。要求输出为方波。并用双向移位寄存器74LS194对多谐振荡器的输出信号进行分频处理，产生频率为37.5kHz的脉冲信号。5G555和74LS194的逻辑图见图所示。

6. 如图所示电路：

（1）试分析555（1）和555(2)所组成的电路功能。

（2）若要求扬声器在开关S按下后，以1.2kHz频率持续响10S，试确定图中R2的阻值。

7. 应用555定时器构成一个斯密特触发器。画出其电路连接图，并简述其工作原理。

8. 应用555定时器构成一个可重复触发的单稳态触发器。画出其电路连接图，并简述其工作原理。 9. 应用555定时器构成一个占空比可调的多谐振荡器。画出其电路连接图，并简述其工作原理。 10. 下图是某MSI计数芯片的应用电路，设VD为理想二极管，R1=R2=5.1KΩ,C=0.1?F。 (1)分析此电路，指出M=1时，它为几进制计数器？当M=0时，又为几进制？（2）图中555定时器构成了何种基本应用电路？时钟脉冲CP的频率

fCP??M=1时，输出信号u0的频率

0?？M=0时，输出信号u0的频率

f0?？

11. 由主从JK触发器和555定时器组成的电路如图（a）所示，已知CP为10Hz的方波，如图（b）所示。R1=10k?，R2=56k?，C1=1000pF，C2=4.7uF，触发器的Q端初态为1，555输出端初态为0。（1）试画出Q端，u1、u0相对于CP脉冲的波形。（2）试求出Q端输出波形的周期。

Word文档下载：数字电路习题.doc

搜索更多:数字电路习题