2. 并行加法器中每一位的进位产生函数Gi为 。

A. Ai·Bi B. Ai⊕Bi C. Ai⊕Bi ⊕Ci-1 D.Ai＋Bi＋Ci-1 ３.补码加/减法是指 。

A. 操作数用补码表示，两尾数相加/减，符号位单独处理

B. 操作数用补码表示，符号位和尾数一起参加运算，结果的符号与加/减数相同 C. 操作数用补码表示，连同符号位直接相加，减某数用加某数的机器负数代替，结果的符号在运算中形成

D. 操作数用补码表示，由数符决定两尾数的操作，符号位单独处理 4. 两补码数相加，采用1位符号位，当 时，表示结果溢出。

A. 符号位有进位

B. 符号位进位和最高数位进位异或结果为0 C. 符号位为1

D. 符号位进位和最高数位进位异或结果为1

5. 在双符号位判断溢出的方案中，出现正溢出时，双符号位应当为 。

A. 00 B. 01 C. 10 D.11 6. 在定点机中执行算术运算时会产生溢出，其原因是 。

A. 主存容量不够 B. 操作数过大 C. 操作数地址过大 D. 运算结果无法表示 7. 当定点运算发生溢出时，应进行 。

A. 向左规格化 B. 向右规格化 C. 发出出错信息 D. 舍入处理

8. 8位补码10010011等值扩展为16位后，其机器数为 。

A. 1111111110010011 B. 0000000010010011 C. 1000000010010011 C. 1111111101101101

9. 将用8位二进制补码表示的十进制数－121，扩展成16位二进制补码，结果用十六进制表示为 。

A. 0087H B. FF87H C. 8079H D. FFF9H 10. 已知??X?补＝C6H，计算机的机器字长为8位二进制编码，则?X?补＝ 。 ?2??A. 8CH B. 18H C. E3H D. F1H

11. 对于二进制数，若小数点左移1位则数值 ，若小数点右移1位则数值 。

A. 扩大一倍，扩大一倍 B. 扩大一倍，缩小一半 C. 缩小一半，扩大一倍 D. 缩小一半，缩小一半

12. X、Y为定点二进制数，其格式为1位符号位，n位数值位。若采用Booth补码一位乘法

9

实现乘法运算，则最多需要做加法运算的次数是 。

A. n－1 B. n C. n＋1 D. n＋２ 13. 原码加减交替除法又称为不恢复余数法，因此 。

A. 不存在恢复余数的操作

B. 当某一步运算不够减时，做恢复余数的操作 C. 仅当最后一步余数为负时，做恢复余数的操作 D. 当某一步余数为负时，做恢复余数的操作

14. 在加法器、寄存器的基础上增加部分控制电路实现乘除法时，用B寄存器存放 。

A. 被乘数和被除数 B. 被乘数和除数 C. 乘数和被除数 D. 乘数和除数

15. 若浮点数用补码表示，判断运算结果是否是规格化数的方法是 。

A. 阶符与数符相同 B. 阶符与数符相异

C. 数符与尾数最高有效数位相同 D. 数符与尾数最高有效数位相异

16. 两个浮点数相加，一个数的阶码值为7，另一个数的阶码值为9，则需要将阶码值较小的浮点数的小数点 。

A. 左移1位 B. 右移1位 C. 左移2位 D. 右移2位 17. 4片74181 ALU和1片74182 CLA相配合，具有 传递功能。 A. 串行进位 B. 组内并行进位，组间串行进位 C. 组内串行进位，组间并行进位 D. 组内、组间均为并行进位 18. 运算器虽由许多部件组成，但核心部件是 。 A. 算术逻辑运算单元 B. 多路开关 C. 数据总线 D. 累加寄存器 19. 下列叙述中，错误的是 。

A. 运算器中通常都有一个状态标志寄存器，为计算机提供判断条件，以实现程序转移 B. 补码乘法器中，被乘数和乘数的符号都不参加运算 C. 并行加法器中高位的进位依赖于低位

D. 在小数除法中，为了避免溢出，要求被除数的绝对值小于除数的绝对值 20. 计算机中的累加器 。

A. 没有加法器功能，也没有寄存器功能 B. 没有加法器功能，有寄存器功能 C. 有加法器功能，没有寄存器功能 D. 有加法器功能，也有寄存器功能

三、判断题

10

1. 进位信号串行传递的加法器称为串行加法器。 2. 进位产生函数为：Pi＝Ai⊕Bi

3. 运算器中设置了加法器后，就没有必要再设置减法器。 4. 浮点数对阶的原则是：大阶向小阶看齐。

5. 运算器不仅可以完成数据信息的算逻运算，还可以作为数据信息的传送通路。 6. 80387被称为协处理器，本身不能单独使用。

第五章

一、填空题

1. 在多级存储体系中，cache的主要功能是 ，虚拟存储器的主要功能是 。

2. SRAM靠 存储信息，DRAM靠 存储信息。 存储器需要定时刷新。

3. 动态半导体存储器的刷新一般有 、 和 。 4. 一个512KB的存储器，其地址线和数据线的总和是 。

5. 若RAM芯片内有1024个单元，用单译码方式，地址译码器有 条输出线；用双译码方式，地址译码器有 条输出线。 6. 高速缓冲存储器中保存的信息是主存信息的 。

二、选择题

1. 在磁盘和磁带这两种磁介质存储器中，存取时间与存储单元的物理位置有关，按存储方式分 。

A. 二者都是顺序存取 B. 二者都是直接存取

C. 磁盘是直接存取，磁带是顺序存取 D. 磁带是直接存取，磁盘是顺序存取 2. 存储器进行一次完整的读写操作所需的全部时间称为 。

A. 存取时间 B. 存取周期 C. CPU周期 D. 机器周期 3. 若存储周期250ns，每次读出16位，则该存储器的数据传送率为 。 A. 4×10B/s B. 4MB/s C. 8×10B/s D. 8MB/s 4. 用户程序所放的主存空间属于 。

A. 随机存取存储器 B. 只读存储器 C. 顺序存取存储器 D. 直接存取存储器 5. 以下哪种类型的存储器速度最快 。

A. DRAM B. ROM C. EPROM D. SRAM 6. 下述说法中正确的是 。

11

6

6

A. 半导体RAM信息可读可写，且断电后仍能保持记忆

B. 动态RAM是易失性RAM，而静态RAM中的存储信息是不易失的 C. 半导体RAM是易失性RAM，但只要电源不断电，所存信息是不丢失的 D. 半导体RAM是非易失性的RAM

7. 若数据在存储器中采用以低字节地址为字地址的存放方式，则十六进制数12345678H的存储字节顺序按地址由小到大依次为 。

A. 12345678 B. 78563412 C. 87654321 D. 34127856 8. 在对破坏性读出的存储器进行读写操作时，为维持原存信息不变，必须辅以的操作是 。

A. 刷新 B. 再生 C. 写保护 D. 主存校验 9. 动态RAM的刷新是以 为单位进行的。

A. 存储单元 B. 行 C. 列 D. 存储位

10. SRAM芯片，其容量为1024×8，除电源和接地端外，该芯片最少引出线数为 。 A. 16 B. 17 C. 20 D. 21 11. 存储器容量为32K×16，则 。

A. 地址线为16根，数据线为32根 B. 地址线为32根，数据线为16根 C. 地址线为15根，数据线为16根 D. 地址线为16根，数据线为15根 12. 某计算机字长为32位，存储器容量为4MB，若按字编址，其寻址范围是0到 。 A. 220－1 B. 221－1 C. 223－1 D. 224－1

13. 设机器字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其可寻址的单元数是 。

A. 224 B. 223 C. 222 D. 221 14. 下述说法正确的是 。

A. EPROM是可改写的，因而也是随机存储器的一种 B. EPROM是可改写的，但它不能用作为随机存储器用 C. EPROM只能改写一次，故不能作为随机存储器用 D. EPROM是只能改写一次的只读存储器 15. 通常计算机的主存储器可采用 。

A. RAM和ROM B. ROM C. RAM D. RAM或ROM 16. 存储器采用部分译码法片选时 。

A. 不需要地址译码器 B. 不能充分利用存储器空间 C. 会产生地址重叠 D. CPU的地址线全参与译码 17. 双端口存储器发生读写冲突的情况是 。

A. 左端口与右端口的地址码不同 B. 左端口与右端口的地址码相同

12