74LS74的管脚图

图13 74LS74的管脚图

引出端符号：

表3-4

触发器输入端D称为同步输入信号，因为它们是在CLK的有效时钟沿才能起作用，传输到输出。除此之外，触发器还有异步输入端，异步输入端直接影响触发器输出而与CLK脉冲没有关系，通常异步输入端是置位端和复位端，在有效电平时，使触发器异步置位或是复位。

74LS74触发器的特性表

表3-5

4、四2输入与非门74LS03D

74LS03D的逻辑图 74LS03D的功能表

表3-6

图14 74LS03D的逻辑图

5、非门74LS04D

74LS04真值表 74LS04功能表 表3-8 表3-7 输入 A L H 输出 Y H L 74LS04D管脚图 74LS04引脚功能

图15 74LS04D管脚图 图16 74LS04引脚功能

6、三输入与门74LS11

74LS11管脚图

图17 74LS11管脚图

图17中A 、B、 C 为输入端，Y为输出端。 7.555定时器

国产双极型定时器CB555电路结构图。它是由比较器C1和C2，基本RS触发器和集电极开路的放电三极管TD三部分组成。

555定时器是一种中规模集成电路，只要在外部配上适当阻容元件，就可以方便地构成脉冲产生和整形电路。

555定时器内部结构图如下： 555定时器管脚图如下：

图18 图19 555定时器功能表如下：

表3-9

由内部结构图图可知，当5脚悬空时，比较器C1和C2比较电压分别为2/3VCC

和1/3VC

当vI1>2/3VCC，vI2>1/3VCC时，比较器C1输出低电平，比较器C2输出高电平基本RS触发器被置0,放电三极管T导通，输出端vO为低电平。

当vI1<2/3VCC，vI2<1/3VCC时，比较器C1输出高电平，比较器C2输出低电平，基本RS触发器被置1,放电三极管T截止，输出端vO为高电平。

当vI1<2/3VCC，vI2>1/3VCC时，基本RS触发器R =1、S =1,触发器状态不变，电路亦保持原状态不变。