15. CPU假设同上题，现有8片8K×8位的RAM芯片与CPU相连，试回答： （1）用74138译码器画出CPU与存储芯片的连接图； （2）写出每片RAM的地址范围；
（3）如果运行时发现不论往哪片RAM写入数据后，以A000H为起始地址的存储芯片都有与其相同的数据，分析故障原因。
（4）根据（1）的连接图，若出现地址线A13与CPU断线，并搭接到高电平上，将出现什么后果？ 解：
（1）CPU与存储器芯片连接逻辑图： （2）地址空间分配图：
（3）如果运行时发现不论往哪片RAM写入数据后，以A000H为起始地址的存储芯片(第5片)都有与其相同的数据，则根本的故障原因为：该存储芯片的片选输入端很可能总是处于低电平。可能的情况有： 1）该片的-CS端与-WE端错连或短路；
2）该片的-CS端与CPU的-MREQ端错连或短路； 3）该片的-CS端与地线错连或短路； 在此，假设芯片与译码器本身都是好的。
（4）如果地址线A13与CPU断线，并搭接到高电平上，将会出现A13恒为―1‖的情况。此时存储器只能寻址A13=1的地址空间(奇数片)，A13=0的另一半地址空间（偶数片）将永远访问不到。若对A13=0的地址空间（偶数片）进行访问，只能错误地访问到A13=1的对应空间(奇数片)中去。
17. 某机字长16位，常规的存储空间为64K字，若想不改用其他高速的存储芯片，而使访存速度提高到8倍，可采取什么措施？画图说明。
解：若想不改用高速存储芯片，而使访存速度提高到8倍，可采取多体交叉存取技术，图示如下： 8体交叉访问时序：
18. 什么是―程序访问的局部性‖？存储系统中哪一级采用了程序访问的局部性原理？
解：程序运行的局部性原理指：在一小段时间内，最近被访问过的程序和数据很可能再次被访问；在空间上，这些被访问的程序和数据往往集中在一小片存储区；在访问顺序上，指令顺序执行比转移执行的可能性大 (大约 5:1 )。存储系统中Cache—主存层次采用了程序访问的局部性原理。
20. Cache做在CPU芯片内有什么好处？将指令Cache和数据Cache分开又有什么好处？ 答：Cache做在CPU芯片内主要有下面几个好处：
1）可提高外部总线的利用率。因为Cache在CPU芯片内，CPU访问Cache时不必占用外部总线； 2）Cache不占用外部总线就意味着外部总线可更多地支持I/O设备与主存的信息传输，增强了系统的整体效率；
3）可提高存取速度。因为Cache与CPU之间的数据通路大大缩短,故存取速度得以提高； 将指令Cache和数据Cache分开有如下好处：
1）可支持超前控制和流水线控制，有利于这类控制方式下指令预取操作的完成； 2）指令Cache可用ROM实现，以提高指令存取的可靠性；
3）数据Cache对不同数据类型的支持更为灵活，既可支持整数（例32位），也可支持浮点数据（如64位）。 补充讨论：
Cache结构改进的第三个措施是分级实现，如二级缓存结构，即在片内Cache（L1）和主存之间再设一个片外Cache（L2），片外缓存既可以弥补片内缓存容量不够大的缺点，又可在主存与片内缓存间起到平滑速度差的作用，加速片内缓存的调入调出速度（主存—L2—L1）。
21. 设某机主存容量为4MB，Cache容量为16KB，每字块有8个字，每字32位，设计一个四路组相联映象（即Cache每组内共有4个字块）的Cache组织，要求： （1）画出主存地址字段中各段的位数；
（2）设Cache的初态为空，CPU依次从主存第0、1、2……99号单元读出100个字（主存一次读出一个字），并重复按此次序读8次，问命中率是多少？
（3）若Cache的速度是主存的6倍，试问有Cache和无Cache相比，速度提高多少倍？ 答：
（1）由于容量是按字节表示的，则主存地址字段格式划分如下： 8 7 2 3 2
（2）由于题意中给出的字地址是连续的，故（1）中地址格式的最低2位不参加字的读出操作。当主存读0号字单元时，将主存0号字块（0~7）调入Cache（0组x号块），主存读8号字单元时，将1号块（8~15）调入Cache（1组x号块）…… 主存读96号单元时，将12号块（96~103）调入Cache（12组x号块）。 ? 共需调100/8 13次，就把主存中的100个数调入Cache。除读第1遍时CPU需访问主存13次外，以后重复读时不需再访问主存。则在800个读操作中： 访Cache次数=（100-13）+700=787次 ? 0.98 ? Cache命中率=787/800 98%
（3）设无Cache时访主存需时800T（T为主存周期），加入Cache后需时： （131.167+13）T?T/6+13T′787 144.167T?
5.55倍?则：800T/144.167T
有Cache和无Cache相比，速度提高4.55倍左右。
23. 画出RZ、NRZ、NRZ1、PE、FM写入数字串1011001的写入电流波形图。 解：
24. 以写入1001 0110为例，比较调频制和改进调频制的写电流波形图。 解：写电流波形图如下： 比较：
1）FM和MFM写电流在位周期中心处的变化规则相同；
2）MFM制除连续一串―0‖时两个0周期交界处电流仍变化外，基本取消了位周期起始处的电流变化； 3）FM制记录一位二进制代码最多两次磁翻转，MFM制记录一位二进制代码最多一次磁翻转，因此MFM制的记录密度可提高一倍。上图中示出了在MFM制时位周期时间缩短一倍的情况。由图可知，当MFM制记录密度提高一倍时，其写电流频率与FM制的写电流频率相当；
4）由于MFM制并不是每个位周期都有电流变化，故自同步脉冲的分离需依据相邻两个位周期的读出信息产生，自同步技术比FM制复杂得多。
25. 画出调相制记录01100010的驱动电流、记录磁通、感应电势、同步脉冲及读出代码等几种波形。 解： 注意：
1）画波形图时应严格对准各种信号的时间关系。
2）读出感应信号不是方波而是与磁翻转边沿对应的尖脉冲；
3）同步脉冲的出现时间应能―包裹‖要选的读出感应信号，才能保证选通有效的读出数据信号，并屏蔽掉无用的感应信号。
4）最后读出的数据代码应与写入代码一致。
26. 磁盘组有六片磁盘，每片有两个记录面，存储区域内径22厘米，外径33厘米，道密度为40道/厘米，内层密度为400位/厘米，转速2400转/分，问： （1）共有多少存储面可用？ （2）共有多少柱面？ （3）盘组总存储容量是多少？ （4）数据传输率是多少？ 解：
（1）若去掉两个保护面，则共有： 6 × 2 - 2 = 10个存储面可用； （2）有效存储区域 =（33-22）/ 2 = 5.5cm
柱面数 = 40道/cm × 5.5= 220道 =p （3）内层道周长=22 69.08cm 道容量=400位/cm×69.08cm = 3454B
面容量=3454B × 220道 = 759，880B
盘组总容量 = 759，880B × 10面 = 7，598，800B
（4）转速 = 2400转 / 60秒 = 40转/秒
数据传输率 = 3454B × 40转/秒 = 138，160 B/S 注意：
1）计算盘组容量时一般应去掉上、下保护面；
的精度选取不同将引起答案不同，一般取两位小数；p2） 盘组总磁道数（=一个盘面上的磁道数）13）柱面数 4）数据传输率与盘面数无关；
5）数据传输率的单位时间是秒，不是分。
27. 某磁盘存储器转速为3000转/分，共有4个记录盘面，每毫米5道，每道记录信息12 288字节，最小磁道直径为230mm，共有275道，求： （1）磁盘存储器的存储容量；
（2）最高位密度（最小磁道的位密度）和最低位密度； （3）磁盘数据传输率； （4）平均等待时间。 解：
（1）存储容量 = 275道×12 288B/道×4面 = 13 516 800B （2）最高位密度 = p12 288B/230 = 17B/mm = 136位/mm（向下取整） 最大磁道直径
=230mm+275道/5道 ×2 = 230mm + 110mm = 340mm p 最低位密度 = 12 288B / 340
= 11B/mm = 92位 / mm （向下取整）
（3）磁盘数据传输率 = 12 288B × 3000转/分
=12 288B × 50转/秒=614 400B/S （4）平均等待时间 = 1/50 / 2 = 10ms 讨论：
1、本题给出的道容量单位为字节，
因此算出的存储容量单位也是字节，而不是位；
2、由此算出的位密度单位最终应转换成bpm(位/毫米）； 3、平均等待时间是磁盘转半圈的时间，与容量无关。 第 五 章
1. I/O有哪些编址方式？各有何特点？
解：常用的I/O编址方式有两种： I/O与内存统一编址和I/O独立编址；
特点： I/O与内存统一编址方式的I/O地址采用与主存单元地址完全一样的格式，I/O设备和主存占用同一个地址空间，CPU可像访问主存一样访问I/O设备，不需要安排专门的I/O指令。
I/O独立编址方式时机器为I/O设备专门安排一套完全不同于主存地址格式的地址编码，此时I/O地址与主存地址是两个独立的空间，CPU需要通过专门的I/O指令来访问I/O地址空间。 讨论：I/O编址方式的意义：
I/O编址方式的选择主要影响到指令系统设计时I/O指令的安排，因此描述其特点时一定要说明此种I/O编址方式对应的I/O指令设置情况。
′ I/O与内存统一编址方式将I/O地址看成是存储地址的一部分，占用主存空间；
问题：确切地讲， I/O与内存统一编址的空间为总线空间，I/O所占用的是内存的扩展空间。 I/O独立编址方式有明显的I/O地址标识，′ 而I/O与内存统一的编址方式没有；
问题：无论哪种编址方式，I/O地址都是由相应的指令提供的，而地址本身并没有特殊的标识。 2. 简要说明CPU与I/O之间传递信息可采用哪几种联络方式？它们分别用于什么场合？
答： CPU与I/O之间传递信息常采用三种联络方式：直接控制（立即响应）、 同步、异步。 适用场合分别为：
直接控制适用于结构极简单、速度极慢的I/O设备，CPU直接控制外设处于某种状态而无须联络信号。 同步方式采用统一的时标进行联络，适用于CPU与I/O速度差不大，近距离传送的场合。 异步方式采用应答机制进行联络，适用于CPU与I/O速度差较大、远距离传送的场合。 讨论：注意I/O交换方式、I/O传送分类方式与I/O联络方式的区别： 串行、并行I/O传送方式常用于描述I/O传送宽度的类型； I/O交换方式主要讨论传送过程的控制方法；
I/O联络方式主要解决传送时CPU与I/O之间如何取得通信联系以建立起操作上的同步配合关系。 ′ 同步方式适用于CPU与I/O工作速度完全同步的场合。
问题： I/O 要达到与CPU工作速度完全同步一般是不可能的。同步方式的实质是―就慢不就快‖，如采用同步方式一般CPU达不到满负荷工作。
6. 字符显示器的接口电路中配有缓冲存储器和只读存储器，各有何作用？
解：显示缓冲存储器的作用是支持屏幕扫描时的反复刷新；只读存储器作为字符发生器使用，他起着将字符的ASCII码转换为字形点阵信息的作用。
8. 某计算机的I/O设备采用异步串行传送方式传送字符信息。字符信息的格式为一位起始位、七位数据位、一位校验位和一位停止位。若要求每秒钟传送480个字符，那么该设备的数据传送速率为多少？