1、下列器件中存取速度最快的是（ ）。

A、高速缓存 B、主存 C、寄存器 D、辅存 2、主存贮器和CPU之间增加cache的目的是（ ）。

A 解决CPU和主存之间的速度匹配问题B 扩大主存贮器容量 C 扩大CPU中通用寄存器的数量

D 既扩大主存贮器容量，又扩大CPU中通用寄存器的数量 3、存储单元是指（ ）。

A 存放1个二进制信息位的存储元 B 存放1个机器字的所有存储元集合 C 存放1个字节的所有存储元集合 D 存放2个字节的所有存储元集合 4、存取周期是指（ ）。

A、存储器的写入时间 B、存储器进行连续写操作允许的最短间隔时间 C、存储器连续读或者写操作所允许的最短间隔时间

5、某SRAM芯片，其容量为1M×8位，除电源和接地端外，控制端有OE和R/W，该芯片的管脚引出线数目是（ ）。

A、 20 B、28 C 、30 D、32

6、某机字长32位，存储容量64MB，若按字编址，它的寻址范围是（ ）。 A 8M B 16MB C 16M D 8MB 7、 EEPROM是指（ ）。

A 读写存储器 B 只读存储器

C 闪速存储器 D 电擦除可编程只读存储器 8、下列说法正确的是（）

Ⅰ半导体RAM信息可读可写，且掉电后仍能保持记忆

Ⅱ动态RAM是易失性RAM，且静态RAM的存储信息是不易失的

Ⅲ半导体RAM是易失性RAM，但只要电源不掉电，所存信息是不丢失的 Ⅳ半导体RAM是非易失性的RAM

A、Ⅰ和Ⅱ B、只有Ⅲ C、Ⅱ和Ⅳ D、全错 9、半导体静态（SRAM）的存储原理是（）

A、依靠双稳态电路 B、依靠定时刷新 C、依靠读后再生 D、信息不再变化 10、下列叙述错误的是（ ）

A、随机存储器可随时存取信息，掉电后信息丢失 B、在访问随机存储器时，访问时间与物理位置无关 C、主存储器中存储的信息是不可改变的 D、随机存储器和只读存储器可以统一编址

11、在对破坏性读出的存储器进行读/写操作时，为维持原信息不变，必须辅以的操作（）

A、刷新 B、再生 C、写保护 D、主存校验

12、某机器的主存储器共32KB，由16片16K*1(内部采用128*128存储阵列）的DRAM芯片字和位同时扩展构成。若采用集中式刷新方式，且刷新周期为2ms，那么所有的存储单元刷新一遍需要（A）存储周期。

A、128 B、256 C、1024 D、16384

（提示，存储器刷新按行进行，其刷新一行所用时间为1个存储周期，且每个芯片都是同时刷新的，128*128存储阵列由128行128列构成，所以答案为A）

113、双端口存储器能高速进行读/写，是因为采用了（）

A、新型器件 B、流水技术 C、两套相互独立的读写电路D、高速芯片

14、交叉存储器实质上是一种多模块存储器，它用（ ）方式执行多个独立的读写操作。

A 流水 B 资源重复 C 顺序 D 资源共享 15、 双端口存储器所以能进行高速读/写操作，是因为采用（ ）。

A 高速芯片 B 新型器件 C 流水技术 D 两套相互独立的读写电路

16、如果一个存储单元被访问，则这个存储单元将会很快的再次被访问，这称为（） A、时间局部性 B、空间局部性 C、程序局部性 D、数据局部性 17、为了解决CPU与主存速度不匹配的问题，通常采用的方法是（ ）

A、采用速成更快的主存 B、在CPU和主存之间插入少量的高速缓冲存储器 C、在CPU周期中插入等待周期 D、扩大主存的容量 18、下列关于cache 的论述中，错误的是（）

A、cache是介于主存和辅存之间的存储器，用于主存和辅存之间的缓冲存储

B、如果cache不命中，则需要访问主存，从主存取字，并将字所在的数据块调入cache C、cache的命中率很高，一般达到90%以上

D、cache的数据必须和主存的数据时刻保持一致

19、在CPU执行一段程序的过程中，cache的存取次数为4600次，由主存完成的存取次数为400次。若cache 的存取时间为5ns，主存的存取时间为25ns，则CPU的平均访问时间为( )ns。

A、5.4 B、6.6 C、8.8 D、9.2 20、关于cache的3种映射方式，下列叙述错误的是（ ） A、cache由全相连、直接和组相连3种基本的映射方式

B、全相连映射方式，即主存单元与cache单元随意对应，线路复杂，成本高 C、组相连映射方式是直接映射和全相连映射的折中方案，有利于提高命中率 D、直接映射方式是组相连映射和全相连映射的折中方案，有利于提高命中率

21、cache采用组相连映射，一块大小为128B，cache共有64块，4块分成一组，主存由4096块，主存地址需要（）位。

A、19 B、18 C、17 D、16

22、容量为64块的cache采用组相连映射方式，字块大小为128字，每4块一组。如果主存为4K块，且按字编址，那么主存地址和主存标记的位数为（ ）

A、16,6 B、17,6 C、18，8 D、19,8 23、关于LRU算法，以下论述正确的是（）

A、LRU算法替换哪些在cache中驻留时间最长且未被引用的块 B、LRU算法替换哪些在cache中驻留时间最短且未被引用的块 C、LRU算法替换哪些在cache中驻留时间最长且仍在引用的块 D、LRU算法替换哪些在cache中驻留时间最短且仍在引用的块 Cache的替换算法包括先进先出、随机、LRU算法 24、访问相连存储器时，（）

A、根据内容不需要地址 B、不根据内容，需要地址 C、既要内容也要地址 D、不要内容也不要地址

25、相连存储器与传统存储器的主要区别是前者按（ ）寻址的存储器。 A、地址 B、内容 C、堆栈 D、地址和内容

26、 常用的虚拟存储系统由（ ）两级存储器组成，其中辅存是大容量的磁表面存储器。

A cache-主存 B 主存-辅存 C cache-辅存 D 通用寄存器

27、下列关于虚拟存储器的论述中，正确的是（） A、对应用程序员透明，对系统程序员不透明 B、对应用程序员不透明，对系统程序员透明 C、对应用程序员、系统程序员都不透明 D、对应用程序员、系统程序员都透明 28、29、30硬盘 三、简答题

1、简述ROM的分类？

答：①掩摸ROM：信息制作在芯片中，不可更改

②PROM：一次性可编程ROM，允许一次编程，此后不可更改

③EPROM：是一种可擦除可编程只读存储器，用紫外线擦除，擦除后可编程；并允许用户多次擦除和编程；

④EEPROM：电擦除可编程ROM，采用加电方法在线进行擦除和编程，也可多次擦写； 2、什么是刷新？DRAM为什么要刷新？刷新的几种方法？

答：刷新：对DRAM定期进行的全部重写过程； 刷新原因：因电容泄漏而引起的DRAM所存信息的衰减需要及时补充，因此安排了定期刷新操作； 常用的刷新方法有三种：集中式、分散式、异步式。 集中式：在最大刷新间隔时间内，集中安排一段时间进行刷新，存在CPU访存死时间。 分散式：在每个读/写周期之后插入一个刷新周期，无CPU访存死时间。 异步式：是集中式和分散式的折衷。

3、一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共几位，其中主存字块标记应为几位，组地址应为几位，Cache地址共几位。

20位 6位 2 位 13位

4、什么是高速缓冲存储器？它和主存的关系是？

高速缓冲存储器主要是用来在内存和CPU之间作个数据缓冲的桥梁，因为CPU的处理速度是所有计算机硬件中最快的，内存转换的速度跟不上CPU的处理速度，需要有个缓冲区域。 四、计算题

1、设存储器容量为64M字，字长为64位，模块数m=8，分别用顺序和交叉方式进行组织。存储周期T=100ns，数据总线宽度为64位，总线传送周期?=50ns。

求：顺序存储器和交叉存储器的带宽各是多少？

2、CPU执行一段程序时，cache完成存取的次数为2400次，主存完成的次数为100次，已知cache存储周期为40ns，主存存储周期为200ns，求cache的命中率，cache/主存系统的效率和平均访问时间。

解：平均访问时间T=（2400×40+100×200）/(2400+100)=46.4ns Cache主存系统的效率=40/46.4=86.2%