数字系统设计实践
设计报告
实验名称 DDS信号源设计 班 级 通信112
学生姓名 周焕强
学 号 116040268
指导教师 应祥岳
完成日期 2013-04-10
摘要
DDS是Direct Digital Frequency Synthesis的简称。DDS技术即是直接数字频率合成技术。属于第三代频率合成技术，它从”相位”的概念出发进行频率合成。电路系统具有很高的频率分辨率，可以实现频率快速切换，并且在改变时能够保持相位连续，很容易实现频率、相位和幅度的数控调制。利用DDS的这些优点，本实验要用FPGA+DAC，设计一个DDS信号发生器。本程序将会输入一个频率控制字，然后传送给相位累加器，输出高8位给正弦查询表，将存于数表中的数字波形,经D/A转换器和滤波，形成模拟量波形。频率控制字和输出频率将会经过乘法器和除法器由十六进制转换成十进制，显示在数码管上。
关键词：DDS、信号发生器、相位累加、频率
目录
一、设计任务 ....................................................... 1 二、设计要求 ....................................................... 1 三、系统方案 ....................................................... 1 3.1 频率控制字输入模块的论证与选择.................................. 1 3.2 rom模块的论证与选择 ............................................ 1 3.3 相位累加器模块的论证与选择...................................... 2 3.4 相位寄存器模块的论证与选择...................................... 2 3.5 频率控制字M转码输出模块的论证与选择............................ 2 3.6 输出频率转化输出模块的论证与选择................................ 3 3.7 输出选择模块的论证与选择........................................ 3 四、系统理论分析与计算 ............................................. 3 4.1 理论分析 ........................................................ 3 4.2 理论计算 ........................................................ 4 五、电路与程序设计 ................................................. 4 5.1电路的设计 ...................................................... 4
5.1.1 DDS信号源顶层图形设计..................................... 4 5.1.2系统电路原理图............................................. 5 5.2程序的设计 ...................................................... 5
5.2.1频率控制字输入模块的vhdl设计.............................. 6 5.2.2相位累加器模块的vhdl设计.................................. 7 5.2.3输出选择模块的vhdl设计.................................... 8 六、测试方案与测试结果 ............................................. 9 6.1测试方案 ........................................................ 9
6.1.1软件测试................................................... 9 6.1.2硬件测试................................................... 9 6.2测试结果与分析 ................................................. 10
6.2.1.测试结果 ................................................. 10 6.2.2.测试分析与结论 ........................................... 12
一、 设计任务
利用FPGA+DAC，设计一个DDS信号发生器。
二、 设计要求
1.分辨率优于1Hz
2. ROM表长度8位、位宽10位
3.输出频率优于100kHz（每周期大于50个点） 4.显示信号频率/频率控制字（可切换） 5.直接输入频率控制字或输出频率
三、系统方案
3.1频率控制字输入模块的论证与选择
方案一：
输入三位二进制数进行选择，分别使m加1,10,100,1000,10000,100000。 方案二：
也是输入三位二进制数进行选择，控制m不同位的数加1，将20位的m分成5部分，每部分4位，最后再将5部分结合起来赋值给m。
方案选择:两种方案复杂度其实差不多，都很直观，我们这里采用方案二。
3.2 Rom模块的论证与选择
ROM模块的核心是正弦查询表，它包含了一个周期正弦波的数字幅度信息，每个地址对应正弦波中2?范围的一个相位点。设计要求ROM表长度8位、位宽10位，即在正弦的一个周期（2?）中对波形采样256（2）个点。已知正弦
8波在一个周期内存在正负两个半周，又由于DAC输出的时候只能输出正向的数据，所以我们需要在编码时进行如下的公式转换。
公式：
x?sin?a*(2?/256)?*512?512
我们将公式导入Excel，a依次的取0~256，计算得到x的数值，如下表所示为本次设计中实际采用的ROM数据。