在拉电流负载情况下电流裕量为0.4mA－0.12mA=0.28mA，可增加74LS00负数为 0.28mA／0.02mA=14。
在灌电流负载情况下电流格量为8mA－18mA=6.2mA，可增加74LS04负数为 6.2mA／0.4mA?15。
综合考虑，除了2个74ALS04反相器和4个74LS04反相器负载外，再增加负载74LS04数目不能超过 14个。
3.2.4 图题3.2.4所示为集电极开路门74LS03驱动5个CMOS逻辑门，已知OC门输出管截止时的漏电流IOZ=0.2mA;负载门的参数为:VIH(min)=4V，VIL(max)=1V，IIL=IIH=1uA. 试计算上拉电阻的值.
解：从附录 A查得 74LS03的参数为：VOH(min)=2.7V，VOL(max)=0.5V，
IOL(max)=8mA。根据式（3.1.6）和式（3.1.7）可以计算出上拉电阻的值。
灌电流情况如图题解3.2.4（a）所示，74LS03输出为低电平，
IIL(total)=5IIL=5?0.001mA
0.005mA ，有
Rp(min=)VDD-VO(Lmax)ILIOL(max-)I(5-0.V5)籛0.5k6
-0.00mA5)t(ota)l(8= 拉电流情况如图题解3.2.4（b）所示，74LS03输出为高电平，
IIH(total)=5IIH=5?0.001mA0.005mA，由于VOH(min) 保证负载门的输入高电平，取VOH(min)=4V，有 Rp(max)=VDD-VOH(min)IOL(total)-IIH(total)(5-4)V=籛4.9k(0.2+0.005)mA 综上所述，RP的取值范围为0.56~4.9kΩ 3.2.5 图题3.2.5表示—2输入端BiCMOS与非门电路，试分析该电路是怎样实现与非逻辑 关系(即L?A?B)的。 解：图题3.2.5所示的与非门电路在 结构上与或非门电路的结构恰好相反，两 个NMOSFET的MNA和MNB彼此串联，而两个PMOSFET的MPA和MPB则彼此并联。 当A、B两输人端均为高电平时，MNA和MNB均导通，MPA和MPB则均截止，输出L为低电平。此时M1A和M1B外饱和导通，为TI基区的存储电荷提供一条释放通路。 当A、B两输人端之一为低电平时，MNA或MNB中有一个截止，M1A或M1B中也有一个截止，而MPA或MPB导通，使输出为高电平；VDD通过导通的MPA或MPB驱动M2，使M2导通，为T2基区的存储电荷提供一条道路，使其迅速释放。 可见图题3.2.5所示电路具有与非的逻辑功能 3.3 射极耦合逻辑门电路 3.3.1某ECL门电路在250C时的参数为：VIL(max)=-1.475V， VIH(min)=-1.105V， VOL(max)=-1.630V， VOH(min)=-0.980V。 解：根据计算噪声容限的公式（3.1.1）和（3.1.2）得到其高电平和低电平噪声容限分别为 VNH=VOH(min)-VIH(min)=-0.980V-(-1.105V)=0.125VVNL=VIH(max)-VOL(max)=-1.475V-(-1.630V)=0.155V可见，ECL门电路的噪声容限非常低。 3.4 砷化镓逻辑门电路 3.4.1 试分析3.4节介绍的两种砷化镓逻辑门电路的噪声容限.，并判断哪种电路的抗干扰能力强。 解：从3.4节内容可知，直接耦合FET逻辑电路的参数为： VIL(max)=0.54V， VIH(min)=0.63V，VOL(max)=0.17V，VOH(min)=0.7V，因此其高电平 和低电平噪声容限分别为 VNH=VOH(min)-VIH(min)=0.7V-0.63V=0.07V VNL=VIL(max)-VOL(max)=0.54V-0.17V=0.37V耗尽型FET逻辑电路的参数为：VIL(max) =-0.26V，VIH(min)=-0.16V， VOL(max)=-1.27V，VOH(min)=0.7V。因此，其高电平和低电平噪声容限分别为 VNH=VOH(min)-VIH(min)=0.7V-(-0.16V)=0.86V VNL=VIL(max)-VOL(max)=-0.26V-(-1.27V)=1.01V 根据计算结果可知，耗尽型FET逻辑电路的噪声容限数值均比直接耦合FET逻辑电路的大，因此，抗干扰能力比直接耦合FET逻辑电路强。 3.5 逻辑描述中的几个问题 3.5.1 试对图题3.5.所示电路的逻辑门进行变换，使其可以用单一或非门实现。 解：将图题3.5.1所示电路第二级的与门用其等效符号代替，得到图题解 3.5.1（a）所示电路。然后将第二级输人端的小圆圈移至第一级的输出端，得到图题解3.5.1（b）所示电路，该电路可以用或非门74HCT02实现。 另外，也可以将电路的逻辑表达式进行变换得 )(C+D)=(A+B)(C+ L=(A+BD)=A+B+C +D直接用或非门实现上述表达式，得到如图题解3.5.1（b）所示的逻辑电路。 3.5.2 电路如图题3.5.2所示，使用与非门实现。