一、 填空（每空1分，共15分）：

1．（47.5）10 =（ ）2 =（ ）16

=（ ）8421BCD码 。

2．十进制数（-14）的反码为 ；补码为 。 3．数字电路中，存在回差电压的电路是 。

4．n个变量的最小项共有 个，所有最小项之和为 。 5．有一编码器其输入端是8个，则其输出端为 。 6．一个8位数的D/A它的分辨率是 。

7．写出下列触发器特性方程： SR触发器 ；

JK触发器 。

8．三个JK触发器构成计数器，其最多有效状态为 个；若要组成十进制计数器，则需要 个触发器，它的无效状态有 个。

二、判断题：（每小题1分，共10分）

（ ）1、OC门和三态门均可实现“线与”功能。 （ ）2、余3码 = 8421BCD码 + 0011。

（ ）3、时序电路和组合电路都具有记忆性。

（ ）4、一个模为2n的计数器也是一个2n进制的分频器。 （ ）5、最基本的数字逻辑关系是与非和或非。

（ ）6、计数器和数字比较器同属于时序逻辑电路。 （ ）7、移位寄存器必须是同步的时序逻辑电路。

（ ）8、由N个触发器组成的寄存器只能寄存N个数码。 （ ）9、TTL反相器输入端悬空时，输出端为高电平。 （ ）10、RAM是只读存储器的简称。

三、单选题（（每小题1分，共10分）：

1． 可编程阵列逻辑PAL，其与逻辑阵列是（ ）， 或逻辑阵列是（ ）。

（A）可编程； （B）固定； （C）不确定。

2．下列所示触发器中属下降沿触发的是（ ）。

第 9 页 共 46 页

（A） （B） （C） 3．如右图所示CMOS电路，其逻辑功能是（ )。 （A）CMOS异或门； （B）CMOS与非门； （C）CMOS或非门。

4．十六路数据选择器应有( )选择控制端。

（A）2； （B）4； （C）6 ； （D）8。 5．如右图真值表，B、C为输入变量，则输入与输出变量是（ ）。

B 0 0 1 1 （A）同或门；（B）异或门；（C）或非门。

6．在逻辑代数式F=A⊕B中，若B=1，则F=（ ）。 （A）F=0 ；

（B）F=A； （C）F=A＇。

7．如右图电路完成的是（ ）功能。

（A）计数器； SR（B）左移移位寄存器； 1D（C）右移移位寄存器。 C1C 0 1 0 1 F 1 0 0 1 Q0CPQ0Q1

8．有一计数器，其状态转换图如下所示，则该计数器（ ）。

a)0 0 01 0 01 1 00 1 0

1DC1Q11DC1Q2Q2第 10 页 共 46 页 0 0 10 1 11 1 11 0 1

UCC（A）能自启动；（B）不能自启动；（C）不好判断。

RL9．如右图所示电路其输出F=（ ）。

（A） （AB）＇+（CD）＇ ；

A& （B） （A+B）（C+D） ； FB （C） （AB+CD）＇ 。

C&

10．在A/D转换过程中，应包含的步骤是（ ）。 D （A）采样、量化、编码； （B）保持、编码、译码； （C）采样、保持、译码。

四、化简（每小题5分，共15分）：

（1）求逻辑函数Y=AB′+A′C+BC+C′ D的最简与非式； （2）求逻辑函数Y=(A′+BC)(B′+C)的最小项之和形式；

（3）求逻辑函数Y=∑m(0,1,3,4,5,6,7,9,13)的最简与或式。

五、按要求将所给部件连接成相应的电路。（每小题5分，共20分）

1．设计一个三人表决电路，结果按“少数服从多数”的原则决定。要求用3—8译码器74138及门电路实现。

第 11 页 共 46 页

Y7Y6Y5Y4Y3Y2Y1Y0 74138

G1G2AG2BA2A1A0 ABC1002．用置零法将同步十六进制计数器74LS163接成十三进制计数器。 Q3 Q2 Q1 Q0 ET C EP 74LS163 LD CLK RD D3 D2 D1 D0

3．用555定时器接成多谐振荡电路。 8 4 7 2 3 6 5 1

4．试用JK触发器接成D触发器。

FF1FF0X

&Z=1JC1Q第 12 页 共 46 页 11KQ11JC11KQ0Q0CP