C 复制

Q 器件属性 M 移动 U 撤销

其他相关设置：

设置回退次数 CIW窗口--options--user preference

多个器件属性一起修改，用shift选中以后然后选all selected(原先是only current)

二、版图设计

打开dualinv的schematic电路图，然后Tools--Design Synthesis--Layout XL

之后弹出以下对话框

点击OK后弹出

21

点击OK就会自动弹出画layout的版面

此时键盘上按E键，出现设置窗口

这里修改分辨率，将X Snap Spacing 和Y Snap Spacing 修改为0.005，方便之后的画图。点击OK

在画layout版面的菜单中选择 Design--Gen From source

然后弹出以下窗

口

点击OK即可，版面上就生成与原

schematic电路图相对于尺寸的MOS管，如下图

22

[注：可以不gen from source而直接在画版图的版面按快捷键I添加layout器件，再修改尺寸，这样也可以通过LVS(经过测试即使版图中MOS的编号和schematic中的不同，但是最终输出子电路中MOS管编号跟schematic是相同的)]

选择那四个绿色的方框和紫色的线，按delete

删除，删除后就剩下四个MOS管。

按shift+F 将MOS管转换为可视的layout结构，并用M快捷键来移动MOS管，此时整个版面上就剩下四个MOS管了，（Ctrl+F可以还原为Schematic结构）如下图

工具栏左边的放大镜可以放大和缩小，或者使用快捷键Z(放大)，shift+z缩小 (按了Z键要选某一个区域才能放大，不是直接放大与缩小)

接下来开始画图：

1、 画PMOS管和NMOS管相连的栅极(用LSW窗口中得POLY1

来画)

选中POLY1 drw 然后点版图，然后按R(画方框)，Q属性可以看到是dg

23

（在空白处）按S键，鼠标移到矩形框的边，就能修改矩形框。

修改之后让矩形框与PMOS管 NMOS管的栅极对齐。(一定要对齐，不然DRC报错)

放大可以看到他们是否对齐，

这样的是对齐的。

画好POLY1以后如下图

这样就是没对齐。

2、画金属走线

由于该电路简单，只需要一层金属即可，所以只需要LSW中的metal1

在LSW中选中METAL1 drw，然后点版图，然后按P(走线)，然后按F3(设置线宽为0.5) ，Q属性可以看到是dg

画完后如下图(注意金属要整个覆盖住MOS管的D端，接触面积大才能保证电

24