计算机组成原理 第五版 习题答案
CPU 地址 寄存器
32K *8 32K *8
32K *8 CS3 32K *8 32K *8 CS2 32K *8 32K *8 CS1 32K *8 CS0 数据 寄存器
A16 A15 2:4 译码器 CS0 ~ CS3 7.(1)组内地址用 A12~A0 (2)小组译码器使用 3：8 译码器 (3)RAM1~RAM5 各用两片 8K*8 的芯片位并联连接
0000H 4000H 6000H 8000H A000H C000H E000H
ROM RAM1 RAM2 RAM3 RAM4 RAM5
16
计算机组成原理 第五版 习题答案
A
0?A12 ROM RAM RAM RAM RAM RAM 8K*8 8K*8 8K*8 8K*8 8K*8
D0?D15 CPU RAM RAM RAM RAM RAM 8K*8 8K*8 8K*8 8K*8 8K*8
3:8译码器 A13?A15
8.顺序存储器和交叉存储器连续读出 m = 8 个字的信息总量都是：
q = 64 位*8 = 512 位
顺序存储器和交叉存储器连续读出 8 个字所需的时间分别是：
t1 = mT = 8*100ns = 8*10-7s
t 2 ??T ??(m ??1)????100ns ??7 * 50ns ??450ns ??4.5 *10?7 ns 顺序存储器和交叉存储器的带宽分别是：
Wq / t?7 ) ??64 ?107 1 ??1 ??512 ??(8 *10[位 / s]
W/ t?7 7 2 ??q 2 ??512 ??(4.5 *10) ??113.8 ?10[位 / s] 9.cache 的命中率
H ??
N c
N ??N ? 2420 ??0.968 c m 2420 ??80
r ??
Tm
T??
240 c
40 ??6
cache/主存系统效率 e 为
e ? 1 r ??(1 ??r)H *100% ??1 6 ??(1 ??6) * 0.968 *100% ??86.2%
平均访问时间 Ta 为
T ??
Tc
? 40ns 0.862ns
??46.4ns
a
e
10. h*tc+(1-h)*tm = ta
h ??t50 ??200 a ??tm ????93.75% tc ??tm
40 ??200
17
计算机组成原理 第五版 习题答案
11.设取指周期为 T，总线传送周期为τ，指令执行时间为 t0
(1)t = (T+5τ+6t0)*80 = 80T+400τ+480 t0 (2) t = (T+7τ+8t0)*60 = 60T+420τ+480 t0 故不相等。 12.D
18
计算机组成原理 第五版 习题答案
第四章
1.不合理。指令最好半字长或单字长，设 16 位比较合适。 2.70 条指令，所以操作码至少为 7 位。 双操作数指令格式可以为：
7
12 12 单操作数指令格式可以为：
7 25
无操作数指令格式可以为：
7 －
3.(1)RR 型指令 (2)寄存器寻址 (3)单字长二地址指令
(4)操作码字段 OP 可以指定 26=64 种操作
4.(1)双字长二地址指令，用于访问存储器。操作码字段可指定 64 种操作。 (2)RS 型指令，一个操作数在通用寄存器（共 16 个），另一个操作数在主存中。
(3)有效地址可通过变址寻址求得，即有效地址等于变址寄存器（共 16 个）内容加上位移 量。 5.(1)双操作数指令 (2)23=8 种寻址方式 (3)24=16 种操作
6.(1)直接寻址方式 (2)相对寻址方式 (3)变址寻址方式 (4)基址寻址方式 (5)间接寻址方式 (6)基址间接寻址方式 7.40 条指令至少需要操作码字段 6 位，所以剩下的长度为 26 位。主存的容量为 64M 字，则 设寻址模式（X）2 位，格式如下：
31 OP
26 25 24 23 X D 0 X= 0 0 直接寻址 有效地址 E=D
X= 0 1 立即寻址 D 字段为立即数
X= 1 0 变址寻址 有效地址 E= (RX)＋D （可寻址 64M 个存储单元） X= 1 1 相对寻址 有效地址 E=（PC）＋D （可寻址 64M 个存储单元） 其中 RX 为变址寄存器（32 位），PC 为程序计数器（32 位）。在相对寻址时，位移量 D
19