机电一体化专业“专接本”模拟、数字及电力电子技术复习资料
大全
逻辑代数基础例题解析
例9．1 已知逻辑函数F的真值表如表9.1所示，试写出F的逻辑函数式。
解 逻辑函数F的表达式可以写成最小项之和的形式。将真值表中所有F＝1的最小项(变量取值为1的用原变量表示，取值为0的用反变量表示)选出来，最后将这些最小项加起来，得到函数F的表达式为：
表9.1
F?ABC?ABC?ABC?ABC?ABC
例9．2 列出逻辑函数F?AB?BC的真值表。
解 从表达式列真值表的规则是先将表达式写成最小项之和的形式，即：
表9.2
F?AB?BC?AB(C?C)?BC(A?A）?ABC?ABC?ABC?ABC?ABC?ABC?ABC然后填入对应的真值中，如表9.2所示。
例9.3 用代数法化将下列逻辑表达式化成最简的“与或”表达式。
（1）F?AB?BD?DCE?DA
（2）F?ABCD?ABD?BCD?ABC?BD?BC
解 用代数法化简任意逻辑函数，应综合利用基本公式和以下几个常用公式：
A?AB?A——AB项多余；
A?AB?A?B——非因子A多余；
AB?AC?BC?AB?AC——第3项BC多余； AB?AB?A———互补并项；
根据式A?A?A可添加重复项，或利用式A?A?1可将某些项乘以(A?A)， 进而拆为两项——即配项法。用代数法对本例逻辑表达式化简：
(1)F?AB?BD?DCE?DA?AB?D(B?A)?DCE?AB?DAB?DCE?AB?D?DCE?AB?D
(2)F?ABCD?ABD?BCD?ABC?BD?BC?ABC(D?1)?BD(A?1)?BCD?BC?ABC?BD?BCD?BC?B(AC?C)?B(D?CD)?B(A?C)?B(D?C)?B(A?C?C?D)?B例9．4 写出以下逻辑函数的反函数并化成最简“与或”形式。 （1） F?AB?C
（2） F?(A?B)(A?C)AC?BC
解 （1）根据反演定律：对于任意一个逻辑函数F，如果把其中所有的“．”换成“+”，“+”换成“．”，0换成1，1换成0，原变量换成反变量，反变量换成原变量，得到的结果就是F。
（1）F?AB?C
则 F?(A?B)C?AC?BC （2）F?(A?B)(A?C)AC?BC 则
F?(AB?AC?(A?C))(B?C)?(AB?AC?(A?C))?(B?C)?
((A?B)(A?C)?A?C)?(B?C)? (A?AC?BC?C)(B?C)?(A?C?B?C)(B?C)?B?C例9．5 试用卡诺图化简法将以下逻辑函数化简成最简“或与”式及最简“或非或非式”。
F?(AC?BD)B
解 利用卡诺图化简逻辑函数时，在函数的卡诺图中，可合并相邻的1格得出原函数的最简与或式；也可合并相邻的0格得出反函数的最简与或式，然后再利用反演规则求反，即可得出原函数的最简或与式。经逻辑变换后可得出函数的最简或非或非式。
给定逻辑函数式的卡诺图如图9．1所示。圈0得出反函数的最简与或式为：
F?BD?ABC
将上式求反即可得出逻辑函数的最简或与式为：
F?BD?ABC?(B?D)(A?B?C)
经逻辑变换后（利用非非律），函数的最简或非或非式为
F?(B?D)(A?B?C)?(B?D)?(A?B?C)
例9．6 将逻辑函数F?AB?CD转换成最小项之和（标准与或式）的形式。 解 (1) 用配项法
F?AB?CD?AB(C?C)(D?D)?CD(A?A)(B?B)?ABCD?ABCD?ABCD?ABCD?ABCD?ABCD?ABCD
(2) 用卡诺图法
画4变量卡诺图，由于函数F由AB和CD两项组成，即A＝l且B＝l时F＝1，故在A＝l且B＝1的行内填1；类似地，在C＝0且D＝0的列内填1，即得函数的卡诺图如图9．2所示。然后由卡诺图可直接写出逻辑函数的最小项之和形式：
F(A,B,C,D)??m(0,4,8,12,13,14,15)
例9．7 将逻辑函数F?AB?CD成最大项之积（标准或与式）的形式。 解 用公式法
由式例9．6得出逻辑函数的最小项之和形式为：
F(A,B,C,D)??m(0,4,8,12,13,14,15)
因为
F(A,B,C,D)??mi??Mj
ij?i 所以最大项之积：
F(A,B,C,D)??M(1,2,3,5,6,7,9,10,11)
即
F?(A?B?C?D)?(A?B?C?D)?(A?B?C?D)(A?B?C?D)?(A?B?C?D)?(A?B?C?D)(A?B?C?D)?(A?B?C?D)?(A?B?C?D)如果已知函数的卡诺图，也可由卡诺图中为0的那些小方格直接写出标准或与式。 例9．8 化简具有约束条件的逻辑函数F?ABC?BC，其约束条件为AB＝0。 解 用公式化对具有约束条件的逻辑函数的化简时，可以将约束项加到逻辑表达式中，化简后到的最简表达式中若含有约束项，再将约束项去掉。即：
F?ABC?BC?AB?C(AB?B)?AB? C(A?B)?AB?
CAB?AB?C?AB?C(去掉约束项）例9．9 化简下列函数F(A,B,C,D)??m(1,3,5,7,9)??d(10,11,12,13,14,15)
解 用卡诺图法化简带有约束条件的逻辑函数，其方法是在卡诺图中，将函数F的最
小顶用1填入，约束顶用×填入。在画卡诺圈时，可充分利用约束项取值的任意性(作为1或0)合并相邻项。将最小项及约束项填入对应的卡诺图中，如 图9.3所示，则化简后逻辑表达式为：
F＝D
例9．10 化简具有约束条件的逻辑函数
F(A,B,C,D)??m(0,2,3,5,6,7,8,9)
AB?AC?0（约束条件）
解：采用卡诺图法化简。由约束条件，求出约束项：
AB?AC?AB(C?C)(D?D)?AC(B?B)(D?D)??ABCD?ABCD?ABCD?ABCD?ABCD?ABCD?ABCD?ABCD?
?m(10,11,12,13,14,15)ii
将最小项用1填入，约束项用×填入，画出卡诺图如图9.4所示，由图9.4得到化简后的逻辑表达式为：
F(A,B,C,D)?A?C?BD?BD
差动放大电路
一、克服零点漂移现象最常用的方法是采用差动放大电路 二、长尾式差动放大电路
1、电路组成（双端输入双端输出电路）
Rb1?Rb2?Rb;Rc1?Rc2?Rc?1??2??;rbe1?rbe2?rbe
静态分析
IBQRB?UBEQ?2?1???IBQRE?UEE?IBQ?UEE?UBEQRB?2?1???REUEE2RE?UEE2?REICQ??IBQ?
CEQCCCQCBEQ动态分析
差模放大倍数
uu?u ?Ad= 0 ? o 1 o 2 输入电阻： Rid=2(RB +rbe)
u id u i1 ? u i2 输出电阻：Rod=2RC ? 1?(R//RL)c AD2uo12K? ???CMR 共模抑制比 AC2ui1RB?rbe
2、双端输入单端输出电路
输入电阻： Rid=2(RB +rbe)
1?(R//RL) A d = ? C 输出电阻：Rod=RC
U?U?IR?U2RB?rbe功率放大电路
一、乙类双电源互补对称功率放大电路
二、甲乙类双电源互补对称功率放大电路
为减少交越失真，在两管的发射结提供一个微小的偏置电压，使管子在静态时处于临界导通或微导通状态，当加正弦电压时，可以即刻导通，则三极管的导通角度略大于半个周期，称为甲乙类放大，电路称为甲乙类互补对称功率放大电路（OCL电路） 三、分析计算
1. 最大不失真输出功率Pomax
忽略VCES时 2VCC?VCES2V() Pomax?CC22RLPomax=
RL
(VCC?VCES)2 ? 2RL
2、电源供给的功率PV
2VCCVomPV=Po?PT?
πRL 2
例：已知VCC＝16V，RL＝4Ω，T1和T2管的饱和管压降│UCES│＝2V，输入电压足够大。试问：（1）最大输出功率Pom和效率η各为多少？ 解：（1）最大输出功率和效率分别为
Pom?(VCC?UCES)22RL?24.5W
Vom?VCC 时，PVm2V??CC πRL?=PoπVom??PV4VCC
??πVCC?UCES??69.8%4VCC放大电路中的反馈
一、反馈的类型
正反馈——反馈使净输入电量增加，从而使输出量增大，即反馈信号增强了输入信号。 负反馈——反馈使净输入电量减小，从而使输出量减小，即反馈信号削弱了输入信号。 判别方法：瞬时极性法 步骤：（1）假设输入信号某一时刻对地电压的瞬时极性；（2）沿着信号正向传输的路经，依次推出电路中相关点的瞬时极性；（3）根据输出信号极性判断反馈信号的极性；（4）判断出正负反馈的性质。
2.直流反馈和交流反馈
直流反馈——反馈回的信号为直流量的反馈。 交流反馈——反馈回的信号为交流量的反馈。
交、直流反馈——反馈回的信号既有直流量又有交流量的反馈。
例题1.分析下图电路是否存在反馈，是正反馈还是负反馈？直反馈还是交流反馈？
解：RE 介于输入输出回路，故存在反馈。根据瞬时极性法，反馈使 uid 减小，为负反馈。因为经过反馈元件RE 的反馈号既有直流量，也有交流量，故该反馈同时存 在直流反馈和交流反馈。
二、负反馈放大电路的基本类型 电压反馈和电流反馈
电压反馈——反馈信号取样于输出电压。
判别方法：将输出负载RL 短路(或uo = 0 )，若反馈消失则为电压反馈。 电流反馈——反馈信号取样于输出电流。
判别方法：将输出负载RL 短路(或uo = 0 )，若反馈信号仍然存在则为电流反馈。 串联反馈和并联反馈
串联反馈——在输入端，反馈信号与输入信号以电压相加减的形式出现。- uf 并联反馈——在输入端，反馈信号与输入信号以电流相加减的形式出现。- if
对于运算放大器来说，反馈信号与输入信号同时加在同相输入端或反相输入端，则为并联反馈；一个加在同相输入端，另一个加在反相输入端则为串联反馈。
例题2.分析如图所示的反馈放大电路。
分析：电阻Rf 跨接在输入回路与输出回路之间，输出电压 uo 经 Rf 与 R1 分压反馈到输入回路，故电路有反馈；根据瞬时极性法，反馈使净输入电压 uid 减小，为负反馈；RL = 0，无反馈，故为电压反馈； uf = uoR1/(R1 + Rf) 也说明是电压反馈；uid = ui- uf ，故为串联反馈；所以，此电路为电压串联负反馈。 例题3.分析如下图所示的反馈放大电路。
分析：Rf 为输入回路和输出回路的公共电阻，故有反馈。反馈使净输入电压 uid 减小，为
负反馈；RL = 0，反馈存在，故为电流反馈；uf = ioRf ，也说明是电流反馈；uid = ui – uf 故为串联反馈；所以此电路为电流串联负反馈。 例题4.分析如下图所示的反馈放大电路。
分析：Rf 为输入回路和输出回路的公共电阻，故电路存在反馈；RL = 0，无反馈，故为电压反馈；根据瞬时极性法判断，反馈使净输入电流 iid 减小，为负反馈；iid = ii - if ，故为并联反馈；所以此电路为电压并联负反馈。
例题5.分析如下图所示的反馈放大电路。
分析：Rf 为输入回路和输出回路的公共电阻，故电路存在反馈；令RL = 0，反馈仍然存在，故 为电流反馈；根据瞬时极性法判断，反馈使净输入电流 iid 减小，为负反馈；iid = ii - if ，故为并联反馈；所以此电路为电流并联负反馈。 三、负反馈对放大电路性能的影响
1、提高增益的稳定性2、减小失真和扩展通频带3、改变放大电路的输入和输出电阻 串联负反馈使输入电阻增大，并联负反馈使输入电阻减小。
电压负反馈 F 与 A 并联，使输出电阻减小，电流负反馈 F 与 A 串联，使输出电阻增大。 四、负反馈放大电路应用中的几个问题
（一）欲稳定电路中某个量，则采用该量的负反馈
稳定直流，引直流反馈；稳定交流，引交流反馈；稳定输出电压，引电压反馈；稳定输出电流，引电流反馈。
（二）根据对输入、输出电阻的要求选择反馈类型
欲提高输入电阻，采用串联反馈；欲降低输入电阻，采用并联反馈；要求高内阻输出，采用电流反馈；要求低内阻输出，采用电压反馈。
（三）为使反馈效果强，根据信号源及负载确定反馈类型
信号源为恒压源，采用串联反馈；信号源为恒流源，采用并联反馈；要求带负载能力强，采用 电压反馈；要求恒流源输出，采用电流反馈。
深度负反馈电路性能的估算 例题1.
（2）电压并联负反馈
(3)电流串联负反馈
(4)电流并联负反馈
基本运算电路
一、反相比例运算电路
根据虚断，I?i ?0，故V+ ?0，且Ii ? If 根据虚短，V+? V- ?0， Ii = (Vi－V- )/R1 ?Vi/R1 Vo ?－If Rf =－Vi Rf /R1∴电压增益Avf= Vo/ Vi =－Rf /R1
二、同相比例运算电路
根据虚断，Vi = V+ 根据虚短，Vi = V+? V- V+= Vi = Vo R1 /(R1+ Rf)， Vo ?Vi [1+(Rf /R1)] ∴电压增益Avf= Vo /Vi =1+(Rf /R1) 三、求和运算电路
1.反相加法运算
2.同相加法运算
（二）减法运算
因两输入信号分别加于反相输入端和同相输入端，故此形式的电路也称为差分运算电路。
四、积分运算
五、 微分运算电路
vO??iRR??iCR
例4.若给定反馈电阻RF=10kΩ，试设计实现uo=uI1-2uI2的运算电路。 解：
dvCdtdv??RCIdt??RC
例：求如图4.18所示电路中uo与ui的关系。
5R1uiR15R2 ∞ - +Δ+R2 ∞ -+ +Δ+uo-图4.18 习题4.11的图
分析 在分析计算多级运算放大电路时，重要的是找出各级之间的相互关系。首先分析第一级输出电压与输入电压的关系，再分析第二级输出电压与输入电压的关系，逐级类推，最后确定整个电路的输出电压与输入电压之间的关系。本题电路是两级反相输入比例运算电路，第二级的输入电压ui2就是第一级的输出电压uo1，整个电路的输出电压uo?uo2?uo1。 解 第一级的输出电压为：
5Ruo1??1ui??5ui
R1第二级的输出电压为：
5Ruo2??2uo1??5uo1?25ui
R2所以：
uo?uo2?uo1?25ui???5ui??30ui 例： 求如图4.19所示电路中uo与ui的关系。
R2R1R3 ∞ -Δui ∞ -+ +Δ ++uo
电压比较器
一、过零比较器
过零电压比较器是典型的幅度比较电路，它的电路图和传输特性曲线如图8.2.1所示。
(a) 电路图 (b) 电压传输特性
二、一般单限比较器
将过零比较器的一个输入端从接地改接到一个固定电压值VREF上，就得到电压比较器，电路如图8.2.2所示。调节VREF可方便地改变阈值。
(a) 电路图 (b)电压传输特性
比较器的基本特点
工作在开环或正反馈状态。开关特性，因开环增益很大，比较器的输出只有高电平和低电平两个稳定状态。非线性，因是大幅度工作，输出和输入不成线性关系。 三、滞回比较器
从输出引一个电阻分压支路到同相输入端，电路如图所示电路。
(a) 电路图 (b) 传输特性
? 当输入电压vI从零逐渐增大，且vI≤VT时，vO?Vom，VT称为上限阀值（触发）电平。
VT?R1VREFR2? ?VomR1?R2R1?R2 ??，V'T当输入电压vI≥VT时，vO?Vom。此时触发电平变为VT称为下限阀值（触发）电平。
?? VT R1VREFR2? ?VomR1?R2R1?R2??以前，vO始终等于Vom，因此出现了如图所示的滞回特性曲线。 当vI逐渐减小，且vI?VT回差电压?V：
?? ?V?VT?VT R2?? Vom?VomR1?R2??例：在如图4.32所示的各电路中，运算放大器的UOM??12V，稳压管的稳定电压UZ为6V，正向导通电压UD为0.7V，试画出各电路的电压传输特性曲线。
分析 电压传输特性曲线就是输出电压uo与输入电压ui的关系特性曲线。本题两个电路都是电压比较器，集成运算放大器都处于开环状态，因此都工作在非线性区。在没有限幅电路的情况下，工作在非线性区的集成运算放大器的分析依据是：i??i??0，且u??u?时uo??UOM，u??u?时uo??UOM，其中u??u?为转折点。当有限幅电路时，电压比较器
的输出电压值由限幅电路确定。
ui-5V ∞ -+ +Δ-5Vuoui ∞ -+ +Δuo (a) (b)图4.32 习题4.22的图
解 对图4.32（a）所示电路，u???5V，u??ui，故当输入电压ui??5V时，输出电压uo??UOM??12V；当输入电压ui??5V时，输出电压uo??UOM??12V。电压传输特性如
图4.33（a）所示。对图4.32（b）所示电路，由于u??ui，u???5V，故当ui??5V时，集成运算放大器的输出电压为+12V，稳压管处于反向击穿状态，uo??UZ??6V；当ui??5V
时，集成运算放大器的输出电压为-12V，稳压管正向导通，uo??UD??0.7V。电压传输特性如图4.33（b）所示。
uo(V)12-50ui(V)-50-0.7uo(V)6ui(V)-12 (a) (b)
图4.33 习题4.22解答用图
例： 在如图4.34（a）所示的电路中，运算放大器的UOM??12V，双向稳压管的稳定电压UZ为6V，参考电压UR为2V，已知输入电压ui的波形如图4.34（b）所示，试对应画出输出电压uo的波形及电路的电压传输特性曲线。
uiUR ∞ - +Δui(V)+uo100-10t (a) (b)
图4.34 习题4.23的图
分析 电压比较器可将其他波形的交流电压变换为矩形波输出，而输出电压的幅值则取决于限幅电路。
解 由于u??UR?2V，u??ui，故当ui?2V时，集成运算放大器的输出电压为+12V，经限幅电路限幅之后，输出电压uo??UZ??6V；当ui?2V时，集成运算放大器的输出电压为-12V，经限幅电路限幅之后，输出电压uo??UZ??6V。输入电压ui和输出电压uo的波形如图4.35（a）所示，电路的电压传输特性曲线如图4.35（b）所示。
ui(V)1020-10uo(V)60-6t
t6uo(V)0-62ui(V)
（a）输入电压ui和输出电压uo的波形 （b）电压传输特性曲线
图4.35 习题4.23解答用图
正弦波振荡电路
一、 产生正弦波的条件
..幅度平衡条件 ?AF?=1
相位平衡条件 ?AF = ?A+?F =2n?（n为整数） 二、RC网络的频率响应
谐振角频率和谐振频率分别为：?0?11 ， f0? RC2?RC三、 RC桥式正弦波振荡电路
1. RC文氏桥振荡电路的构成
RC文氏桥振荡器的电路如图 图8.1.3所示，RC串并联网络是正反馈网络，另外还增加了R3和R4负反馈网络。
C1、R1和C2、R2正反馈支路与R3、R4负反馈支路正好构成一个桥路，称为文氏桥。当C1 =C2、R1 =R2时
.
F?VfVo..?11， ?F=0?， f0=
2πRC3 为满足振荡的幅度条件 ?AF?=1，所以Af≥3。加入R3R4支路，构成串联电压负反馈 Af?1?（二）输出电压的调节范围
..R3?3 R4串联型稳压电路
组合逻辑电路的分析方法与设计方法
组合逻辑电路：在任何时刻的输出状态只取决于这一时刻的输入状态，而与电路的原来状态无关的电路。
一、组合逻辑电路的分析方法 步骤：
1．给定逻辑电路→输出逻辑函数式
一般从输入端向输出端逐级写出各个门输出对其输入的逻辑表达式，从而写出整个逻辑电路的输出对输入变量的逻辑函数式。必要时，可进行化简，求出最简输出逻辑函数式。 2．列真值表
将输入变量的状态以自然二进制数顺序的各种取值组合代入输出逻辑函数式，求出相应的输出状态，并填入表中，即得真值表。 3．分析逻辑功能
通常通过分析真值表的特点来说明电路的逻辑功能。 例2：组合电路如图下图所示，分析该电路的逻辑功能。
ABC&P&&Y1?L&解：（1）由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助中间变量P P?ABC L?AP?BP?CP
?AABC?BABC?CABC
（2）化简与变换。因为下一步要列真值表，所以要通过化简与变换，使表达式有利于列真值表，一般应变换成与—或式或最小项表达式。
真值表
L?ABC(A?B?C)?ABC?A?B?C?ABC?ABC
A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 L 0 1 1 1 1 1 1 0 （3）由表达式列出真值表，见上图。经过化简与变换的
表达式为两个最小项之和的非，所以很容易列出真值表。 （4）分析逻辑功能
由真值表可知，当A、B、C三个变量不一致时，电路输出为“1”，所以这个电路称为“不一致电路”。 归纳总结：
1 各步骤间不一定每步都要，如：省略化简（本已经成为最简）；由表达式直接概述功能，不一定列真值表。2 不是每个电路均可用简炼的文字来描述其功能。 如Y=AB+CD
二.组合逻辑电路的设计方法 步骤:
1．分析设计要求→列真值表
根据题意设输入变量和输出函数并逻辑赋值，确定它们相互间的关系，然后将输入变量
以自然二进制 数顺序的各种取值组合排列，列出真值表。 2．根据真值表→写出输出逻辑函数表达式
3．对输出逻辑函数进行化简： 代数法或卡诺图法
4．根据最简输出逻辑函数式→画逻辑图。 最简与一或表达式、与非表达式、或非表达式、与或非表达式、其它表达式
例1：设计一个三人表决电路，结果按“少数服从多数”的原则决定。 解：（1）根据设计要求建立该逻辑函数的真值表。
设三人的意见为变量A、B、C，表决结果为函数L。对变量及函数进行如下状态赋值：对于变量
A、B、C，设同意为逻辑“1”；不同意为逻辑“0”。对于函数L，设事情通过为逻辑“1”；没通
过为逻辑“0”。
列出真值表如下表所示。
（2）由真值表写出逻辑表达式：L?ABC?ABC?ABC?ABC 该逻辑式不是最简。 （3）化简。由于卡诺图化简法较方便，故一般用卡诺图进行化简。将该逻辑函数填入卡诺图，如下图所示。合并最小项，得最简与—或表达式： L?AB?BC?AC
真值表
A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 L 0 0 0 1 0 1 1 1 A0001C11LB01（4）画出逻辑图如下图所示。
如果要求用与非门实现该逻辑电路，就应将表达式转换成与非—与非表达式：
L?AB?BC?AC?AB?BC?AC
画出逻辑图。
ABC&&&Y1?LABC&&&&L
A）逻辑图 B）用与非门实现的逻辑图
三、加法器
（一）半加器
1．只考虑两个一位二进制数的相加，而不考虑来自低位进位数的运算电路，称为半加器。 如在第i位的两个加数Ai和Bi相加，它除产生本位和数Si之外，还有一个向高位的进位数 。因此： 输入信号：加数Ai，被加数Bi
输出信号：本位和Si，向高位的进位Ci 2．真值表
根据二进制加法原则（逢二进一），得以下真值表。
表12-2 半加器真值表 A B 0 0 0 1 1 0 1 1 S CO 0 0 1 0 1 0 0 1 A S =1 B
CO &
(a) 逻辑图
A ∑ S
CO CO B
(b) 符号
图12-4 半加器
4．逻辑电路：由一个异或门和一个与门组成。如上图所示。 5．逻辑符号
（二）全加器
1．不仅考虑两个一位二进制数相加，而且还考虑来自低位进位数相加的运算电路，称为全加器。如在第i位二进制数相加时，被加数、加数和来自低位的进位数分别为Ai 、Bi 、Ci-1 ，输出本位和及向相邻高位的进位数为Si、Ci。因此， 输入信号：加数Ai 、被加数Bi 、来自低位的进位Ci-1
四、比较器
比较方法1. 首先比较最高位，如比较的结果a3>b3,则可判定A>B 如比较的结果a3 如比较的结果a3=b3,需继续比较次高位。 2. 然后比较次高位，方法同上，这样依次进行下去，直到比较结束。 逻辑功能 五、编码器 二进制编码原则：用n位二进制代码可以表示则，对N个信号编码时，应由 个信号 来确定编码位数n。 六、译码器及应用 译码器——能实现译码功能的电路称为译码器。 74LS247是驱动发光二极管显示器，输出低电平有效，可驱动共阳极数码管。CT74LS248输出高电平有效，可驱动共阴极数码管。 例题：试画出用３线-８线译码器74LS138和门电路产生多输出逻辑函数的逻辑图（74LS138逻辑图如图P3.10所示，功能表如表P3.10所示）。 ?Y1?AC??Y2?ABC?ABC?BC?Y?BC?ABC?3 [解] 令A=A2，B=A1 ,C=AO。将Y1Y2Y3写成最小项之和形式，并变换成与非-与非形 式。 Y1??mi(i?5 7)?Y5 Y7 用外加与非门实现之，如图A3.10所示。 Y2??mj(j?1,3,4,7) ?Y1 Y3 Y4 Y7 Y3??mk(k?0,4,6)?Y0 Y4 Y6 七、数据选择器 [3.16] 试用4选1数据选择器74LS153产生逻辑函数Y?AB C?A C?BC [解] 4选1数据选择器表达式为： 而所需的函数为 Y?A1A0D0?A1A0D1?A1A0D2?A1A0D3 与4选1数据选择器逻辑表达式比较，则令 接线图如图A3.16所示。 Y?AB C?A C?BC?AB C?A B C?ABC ?ABC?ABC?A B?C?AB?1?AB?C?AB?C A?A1，B?A0，D0?C，D1?1，D2?C，D3?C 例.试用8选1数据选择器74LS151和适当的门电路实现下列逻辑函数。 (1)F?AB?AC?BC [3.4] 有一水箱由大、小两台泵ML和MS供水，如图P3.4所示。水箱中设置了3个水位检测元件A、B、C。水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。现要求当水位超过C点时水泵停止工作；水位低于C点而高于B点时MS单独工作；水位低于B点而高于A点时ML单独工作；水位低于A点时ML和MS同时工作。试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。 [解] 题3.4的真值表如表A3.4所示。 表A3.4 ABC MS ML 000 0 0 001 1 0 010 × × 011 0 1 100 × × 101 × × 110 × × 111 1 1 真值表中的ABC、ABC、ABC、ABC为约束项，利用卡诺图图A3.4(a)化简后得到： MS?A?BC， ML?B（MS、ML的1状态表示工作，0状态表示停止）。 逻辑图如图A3.4(b)。 触发器 一、 基本触发器 基本触发器的逻辑结构如图13-1所示。它可由两个与非门交叉耦合构成，图13-1(a)是其逻辑电路图和逻辑符号，也可以由两个或非门交叉耦合构成，如图13-1(b)所示。 S A R & Q ≥ 1 Q S Q R Q R Q ≥ 1 S Q & R B Q S Q (a)与非门构成的触发器电路与逻辑符号 (b)或非门构成的触发器电路与逻辑符号 二、基本触发器功能的描述 1．状态转移真值表 为了表明触发器在输入信号作用下，触发器下一稳定状态（次态）Qn+1与触发器稳定状态（现态）Qn以及输入信号之间关系，可将上述对触发器分析的结论用表格形式来描述，如表13-1所示。该表称为触发器状态转移真值表，表13-2为表13-1的简化表。 2．特征方程（状态方程） ??Qn?1?S?RQn?S?RQn ? ??S?R?1表13-1 基本触发器状态转移真值表 现态 Qn 0 1 0 1 0 1 0 1 输入信号 R S 表13-2 简化真值表 R S 次 态 Qn+1 0 0 1 1 0 1 0 1 Qn 功能 Qn+1 0 1 Qn 不定 0 1 1 0 1 1 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 0 0 置0 置1 保持 不正常 （不允许） 不确定 RS Qn 100 01 1 10 其中，S?R?1称为约束条件。 R?1 R?xS?1S?0 R?1S?x表13-3 基本触发器激励表 状态转移 激励输入 R S 0 1 Qn Qn+1 0 0 0 1 1 0 x 1 1 0 0 1 1 x R?0S?1 1 1 图13-4 基本触发器状态转移图 其中x表示任意，0或1 3．状态转移图和激励表 三、 同步RS触发器 由与非门构成的同步 S C SD A & & Q S Q RS触发器如图13-5(a)所 CP CP 1S 示，其逻辑符号如图(钟控端) R 1R Q & & 13-5(b)所示。当CP=1时 ?C1 ?Q?S?RQ ?RS?0n?1n R E RD B Q (a) 逻辑图 (b) 逻辑符号 图13-5 同步RS触发器 表13-4 同步RS触发器状态转移真值表 R S 0 0 0 1 1 0 1 1 R?0 R?xS?0S?1 表13-5 同步RS触发器激励表 Qn Qn+1 0 0 0 1 1 0 1 1 R S x 0 0 1 1 0 0 x Qn+1 Qn 1 0 不定 0 1 R?0S?x R?1S?0 图13-6 同步RS触发器状态转移图 CP R S Q 不定 图13-7 同步RS触发器工作波形 四、 同步D触发器 由状态转移真值表可直接列出同步D触发器的状态方程 Qn?1?D 同步D触发器逻辑功能表明：只要向同步触发器送入一个CP，即可将输入数据D存入触发器。CP过后，触发 CP 器将存储该数据，直到D Q 下一个CP到来时为止， 故可锁存数据。这种触 发器同样要求CP=1时，D保持不变。 1 1S C1 1R 图13-8 同步D触发器 表13-6 D触发器状态转移真值表 D 0 1 Qn+1 0 1 Q 同理可得同步D触发器在CP=1时的激励表如表13-7所示，状态转移图如图13-9所示。 五、 JK触发器 D=1 表13-7 同步D触发器激励表 Qn Qn+1 0 0 0 1 1 0 1 1 D 0 1 0 1 D=0 0 1 D=1 D=0 图13-9 同步D触发器状态转移图 JK触发器的特性方程为： n Qn?1?JQ?KQn CP下降沿到来后有效 表13-8 JK触发器状态转移真值表 J K 0 0 0 1 1 0 1 1 J=1，K=x J=0 J=x 0 1 K=x K=0 J=x，K=1 图13-14 JK触发器状态转移图 CP 1 2 3 J K Q主 Q 图13-15 主从JK触发器工作波形 Qn+1 Qn 0 1 表13-9 JK触发器激励表 Qn Qn+1 0 0 0 1 1 0 1 1 J K 0 x 1 x x 1 x 0 Qn 六、 T触发器和T’触发器 在CP控制下，根据输入信号T（T=0或T=1）的不同，具有保持和翻转功能的电路，都叫做T触发器。将JK触发器的J、K端短接，并取名为T端，就能构成T触发器，。 Qn?1?JQ?KQn?TQ?TQn ?T?Qn Q Q Q Q = J K T CP T CP 图13-23 T触发器逻辑符号 T=1 0 1 T=0 T=0 T=1 图13-24 T触发器状态转移图 nn由表13-10可见，T触发器在T=0时，具有保持功能；在T=1时，具有翻转功能。 在CP控制下，只具有翻转功能的电路叫做T’触发器。即在T触发器中，当T恒为1时就构成了T’触发器，其状态方程为 Qn?1?T?Qn?1?Qn?Q 表13-10 T触发器状态转移真值表 表13-11 T触发器激励表 Qn Qn+1 0 0 0 1 1 0 1 1 T 0 1 1 0 nT 0 1 Qn+1 Qn Q n 第五章 集成门电路和触发器 一、二极管“与”门和“或”门电路 与门 +VCC(+5V) A B Y R D 0 0 0 1 5V 3kΩ A Y 0 1 0 D2 0V B 1 0 0 1 1 1 uY D1 D2 uA uB 导通 导通 0.7V 0V 0V 导通 截止 0.7V 0V 5V A & 截止 导通 Y 5V 0V 0.7V B 截止 截止 5V 5V 5V Y=AB 或门 ≥1 A 5V A Y B D1 0V B Y D2 R uA uB uY D1 D2 3kΩ 截止 截止 V 0V 0V V 5V 4.3V 截止 导通 V 0V 4.3V 导通 截止 Y=A+B V 5V 4.3V 导通 导通 TTL OC门 VCC 4B 4A 4Y 3B 3A 3Y 14 13 12 11 10 9 8 A ? 74LS03 Y B 1 2 3 4 5 6 7 1A 1B 1Y 2A 2B 2Y GND 逻辑符号 74LS03的引脚排列图 逻辑表达式： OC门的应用： +VCC （1）实现―线与‖ & Y1 A R （2）驱动显示 B （3）电平转换 Y C & D Y2 OC门线与图 （7）三态输出门（TSL门） & ENEN& a) b) TSL门的逻辑符号 a)图 EN =0有效 b)图 EN=1有效 （6） CMOS传输门 VDD CA CD I/OD O/ID O/IC I/O 14 13 12 11 10 9 8 CC4016 1 2 3 4 5 6 7 I/O O/IO/I I/O C C AA B BB C 传输门CC4016的逻辑符号 V 传输门CC4016的引脚排列图 题4.2 电路如图题4.2所示。能实现 Qn?1模拟开关真值表 控制端C 开关通道I/O-O/I 1 0 导通 截止 ?Qn的电路是哪一种电路。 图题4.2 解： 对(a)电路，只有当A=1时才是计数型触发器；而(b)电路是T触发器，只有当T=1时， n?1nQ?Q才是计数触发器；(c)可以实现计数即，(d)电路也不可能是计数式触发器。所以实现 Qn?1?Qn功能的电路是(c)。 n?1nQ?Q?A的电路是哪 一些电路。 题4.4 电路如图题4.4所示， n?1nQ?D?A?Q解：对(a)电路，因为是D触发器，所以有 n?1nnnnQ?S?RQ??Q?AQ?A?Q 对(b)电路，因为是RS触发器,所以有 n?1nnnnnnnQ?TQ?TQ?A?Q?Q?A?Q?Q?A?Q对(c)电路，因为是T触发器, n?1nnnnnnQ?J?Q?K?Q?QQ?A?Q?A?Q对(d)电路，因为是JK触发器, n?1nQ?Q?A的电路是（b）和（d）两个电路。 因此，能实现 题4.5 根据图题4.5所示电路及A、B、C波形，画出Q的波形。(设触发触器初态为0)。 图题4.5 解：电路是一个上升沿触发的D功能触发器，它的波形如图所示： C B A Q 题4.6 试画出D触发器、JK触发器、T触发器的状态转换图； 解：D解发器的状态转换图如下： JK触发器的状态转换图为： T触发器的状态转换图为： 例4.2 设主从JK触发器的初始状态为0，已知输入J、K的波形图如图5.2.5，画出输出Q的波形图。 解：如图5.2所示。 245613 CP J K Q 例4.2波形图 脉冲波形的产生和整形 一、555定时器的电路结构与功能 555电路又称为集成定时器。 1．结构：由三个阻值为5K的电阻组成的分压器。两个电压比较器C1、C2，基本RS触发器，放电三极管TD，缓冲器组成。 C1、C2功能：如果V+电压大于V-，则比较器输出为高电平VC=1，反之输出为低电平，VC=0。比较器C1的比较电压为VR1，C2的比较电压为VR2。当VCO悬空时，VR1 =1/3 VCC VR2 = 2/3 VCC，当VCO外接固定电压时，VR1 = VCO VR2 = 1/2 VCO，TD为集电极开路的三极管，为外接电容提供充放电回路。G4为输出缓冲反相器，起整形，提高带负载能力。R'D置零输入端，正常工作置高电平。 2．工作原理： 21VI1?VCC,VI2?VCC33①当时， C1输出低电平，C2输出高电平，RS置0，TD导通，V0为低电平。 21VI1?VCC,VI2?VCC33②当时， C1输出高电平，C2输出低电平，RS置1，TD截止，V0为高电平。 21VI1?VCC,VI2?VCC33当时， C1输出高电平，C2输出高电平，RS保持，TD、V0都保持原来的情况。 21VI1?VCC,VI2?VCC33④当时， C1输出低电平，C2输出低`电平，RS输出Q=Q'=1，TD截止，V0为高电平。 二、555定时器的功能表及符号 R'D TD状态 4 VCC 8 RD 0 1 TH ╳ TR ╳ VO 低 低 导通 导通 V'TH TR 7 6 2 1 GND 5 3 VCO VO 2VCC>3 2VCC3< 2VCC3> 2VCC<3 1VCC>3 1VCC3> 1VCC3< 1VCC<3 1 不变 不变 1 高 截止 1 高 截止 有两个阈值电压： 21VR1?VCCVR2?VCC33 随着TH端和TR'端的电压不同，其工作状态将发生变化 第三节 施密特触发器（Schmitt Trigger） 二、用555定时器构成施密特触发器 将TH端和TR端并联作输入端，接输入电压VI VcO TH VI TR' 0.01μF R'D 4 5 6 2 7 3 VO V0. 1 GND VCC 8 1．VI从0逐渐升高的过程： VI 1VCC3< VC1 1 VC2 0 VO VOH 12VCCVCCV3 VI 12VCCVCCV33I<< VC1 1 VC2 1 VO VOL保持不变 1VCC<3 1 0 VOH 1VCC3即：VT- 负向阈值电压或下限阈值电压；VT-＝ 1?VT?VCC33．回差电压： 三、施密特触发器的应用 1．波形变换 2．脉冲整形 第四节 单稳态触发器 一、单稳态触发器的特点： 第一：它有稳态和暂稳态两个不同的工作特点； 第二：在外界触发脉冲的作用下，能从稳态翻转到暂稳态，在暂稳态维持一段时间以后，再自动返回稳态； VCC R'D 1．电路组成及工作原理 R V' O5 4 8 R TH 6 3 TR' VI 2 VO VI 0.01μC 0.01μF VC C 7 1 组成：把VI2作为触发器信号的输入端，TD、R组成的反相器输出电压V'O接到VI1，同时在VI1对地接入电容C，构成积分单稳态电路 工作原理： ①稳态：VI=VH设TD工作在饱和状态，则：VC=VTH=0V, 555电路处于保持状态，且一定是VO=VL，这是因为若假设TD截止，则不合理。 ②触发：VI=VL，555电路状态翻转为VO=VH, 此时TD截止，VC保持0V不变。 ③暂稳态：电容C充电 →VC↑其三要素为：VC(0)=0V，VC(∞)=VCC，ζ=RC ④自动返回当 VC =2/3 VCC时，555电路翻转为输出VL,而 VC保持不变。 ④恢复由于TD导通，电容C向TD放电，使VC迅速下降为0V。 2．单稳态触发器工作波形及脉冲宽度 ??C 第五节 多谐振荡器 1．电路结构及工作原理 R1 V'O TH R2 VI VC TR' C 0.01μF 电路的原理： ①刚接通电源： VC=0V，VO=VH，TD截止，此时为暂稳态1：电容C充电 →VC↑ ②在t1时刻 VC=2/3VCC，555电路翻转。 进入暂稳态2— VC=VL，TD导通。电容C充电 →VC↓ 在t2时刻 VC=1/3VCC，555电路再次翻转。进入暂稳态1 2．工作波形及周期 R'D 4 VCC 8 5 6 2 7 3 VO 1 GND T1?（R1?R2）ClnVCC?VT??（R1?R2）Cln2VCC?VT? T2?R2Cln0?VT??R2Cln20?VT? T?T1?T2?(R1?2R2)Cln2 q?T1R?R2?1T1?T2R1?2R2 【例1】 用集成芯片555构成的施密特触发器电路及输入波形Vi如图5-1（a、b）所示，试画出对应的输出波形Vo 解：由图5-1所示集成电路定时器555内部电路结构可知，该施密特触发器的正向阈值电压（上触发电平） 22UT??UP?VCC?5??3.33(V), 33反向阈值电压（下触发电平） 11UT??UN?VCC?5??1.7(V)， 33见图6.3（b）从t=0时刻开始，Ui上升， 但Ui＜1.7V，电压比较器A2的输出 S?0，电压比较器A2的输出R?1（见 图6.4所示）Q＝1（V0＝5V）；当1.7V＜Ui＜3.3V时，S?1，R?1，使Q＝1保持不变；当Ui≥3.3 V时，S?1， R?0，使Q＝0（即U0＝0V）。Ui由4V开始下降，但当1.7V＜Ui＜3.3V时，S?1，R?1， 使Q＝0保持不变；当Ui下降到Ui<1.7V时，又恢复到S?0，R?1，Q＝1。综上的述， 该电路的输出波形如5-1（c）所示。 【例2】用集成芯片555所构成的单稳态触发器电路及输入波形Vi如图5-3（a）、（b）所示，试画出对应的输出波形Vo和电容上的电压波形Vc，并求暂稳态宽度tw。 解：由图5-2所示的集成电路定时器555内部电路结构知，电容C接芯片内晶体管T的集电极。当T管的基极电压为高电平时，T管导通。在电路接通电源开始时。电源VCC通过R向C充电。当UC上升到VCC时，比较器A1输出低电平，此时，输入电压Ui＝5V，比较器A2输出高电平，S?1，触发器输出Q?0,Q?1。R?0； 同时，T管导通，电容C通过T放电，UC下降。当UC下降到VCC?Ui?23231VCC时，3S?R?1，触发器Q?0,Q?1保持不变，输出电压U0＝0，就是电路的稳定状态。当Ui 的下降沿到来，Ui＜VCC，UC＜VCC，比较器A1输出高电平，R?1；比较器A2输出低电平，S?0，此时触发器翻转，Q?1,Q?0，输出电压U0高电平，三极管T截止，电源VCC又通过R向C充电。这样状态是暂稳态。当UC上升到VCC（3.3V）时，比较器A1输出低电平，R?0，触发器复位，输出电压U0又变为零，电路暂稳态结束。与此同时，三极管T导通，电容C通过T放电，电路恢复到到稳态。综上所述，输出波形U0和电容C上的电压UC如图5-3（c）所示。 暂稳态宽度tW?RC?Ln132323UC(?)?UC(t0)5?0?RC?Ln?RCLn3?1.1RC UC(?)?UC(t1)5?3.3 ?1.1?5.1?0.1?0.56(?S) 【例3】 用集成电路定时器555所构成的自激多谐振荡器电路如图5-4（a）所示。试画出 输出电压UC和电容C两端电压UC的工作波形，并求振荡频率。 解：由图5-2集成电路定时器555内部电路结构，分析该电路工作原理。图5-4 因为集成芯片的2.6两脚（即A2的同相输入端和A1的反相 输入端）连接在电容C的上端，这个端点上的电压Uc变动，会同时导致两个比较器的输出电平改变，即同时控制R,S的改变。电源Vcc经过R1R2给电容C充电。当Uc上升到 2Vcc3时，比较器A1输出低电平，R=0，比较器A2输出高电平,S=1，触发器复位，Q=0，Vo=0。同时Q=1，三极管T导通，电容C通过R2，T管放电。电压Uc下降，当Uc下降到 1Vcc3时，比较器A1输出高电平，R=1，比较器A2输出低电平，S=0，触发器置1，Q=1，Uo=1。此时，Q=0，三极管T截止，Vcc又经过R1，R2给C充电，使Uc上升。这样周而复始，输出电压Uo就形成了周期性的矩形脉冲。电容C上的电压Uc就是一个周期性的充电、放电的指数曲线波形。Uo和UC的工作波形见图5-4（b）所示。 ∵充电脉宽tWH≈0.7（R1+R2）C=0.7×（20+100）×0.1=8.4（ms） 放电脉宽tWL≈0.7R2C=0.7×100×0.1=7（ms） ∴振荡频率f?tWH11??65(HZ) ?3?tWL(8.4?7)?10 时序逻辑电路 时序逻辑电路——电路任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路的原状态有关。时序电路中必须含有具有记忆能力的存储器件。 时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态图、时序图和逻辑图6种方式表示，这些表示方法在本质上是相同的，可以互相转换。 一、时序电路的基本分析和设计方法 （一）分析步骤 1．根据给定的时序电路图写出下列各逻辑方程式： （1）各触发器的时钟方程。（2）时序电路的输出方程。（3）各触发器的驱动方程。 2．将驱动方程代入相应触发器的特性方程，求得各触发器的次态方程，也就是时序逻辑电路的状态方程。 3．根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。 4．根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。 【例1】分析时序电路 （1）时钟方程：CP2?CP1?CP0?CP n输出方程：Y?Q1nQ2 ?J2?Q1n K2?Q1n?n驱动方程：?J1?Q0 K1?Q0n ?nn K0?Q2?J0?Q2 （2）求状态方程 JK触发器的特性方程：Qn?1?JQn?KQn 将各触发器的驱动方程代入，即得电路的状态方程： n?1nn?Q2?J2Q2n?K2Q2?Q1nQ2n?Q1nQ2?Q1n?n?1nnnnnnn?Q1?J1Q1?K1Q1?Q0Q1?Q0Q1?Q0 ?n?1nnnnnnnQ?JQ?KQ?QQ?QQ?Q0000020202?（3）计算、列状态表 n?1?Q2?Q1n?n?1n?Q1?Q0 ?n?1n?Q0?Q2nY?Q1nQ2 （4）画状态图及时序图 （5）逻辑功能 有效循环的6个状态分别是0～5这6个十进制数字的格雷码，并且在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即： 000→001→011→111→110→100→000→… 所以这是一个用格雷码表示的六进制同步加法计数器。当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y＝1。 【例2】：分析图6.2.4电路的功能。 1．时钟方程： CP0?CPn1?Q0 CP2?CP CP 2．激励方程： nnnnJ?QJ?QQ0 J0?Q21021 K0?1 K1?1 K2?1 J0 Q0 J1 K1 Q1 J2 K2 Q2 Q2 CP K0 Q0 Q1 图6.2..4 逻辑电路图 3．状态方程： n?1nnQ0?Q2Q0 (CP?) n?1nnnQ1?Q0Q1 (Q0?) n?1nnnQ2?Q0Q1Q2 (CP?) 4．状态转换表： 表6.2.2 状态转换表 态序 0 1 2 3 Q2 Q1 Q0 0 0 1 0 1 0 0 1 1 Q2n+1 Q1n+1 Q0n+1 0 1 0 0 1 1 1 0 0 0 0 0 0 0 1 4 5 6 7 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 1 0 0 1 0 0 0 0 5．状态转换图： 111000110001101010011100图6.2.5 例状态图 6．逻辑功能说明： 为异步五进制加法计数器。 （二）同步时序逻辑电路的设计步骤 （1）根据设计要求，设定状态，导出对应状态图或状态表。 （2）状态化简。原始状态图（表）通常不是最简的，往往可以消去一些多余状态。消去多余状态的过程叫做状态化简。（输入相同时、输出相同、且转换的状态也相同的状态叫做等价状态） （3）状态分配，又称状态编码。 （4）选择触发器的类型。触发器的类型选得合适，可以简化电路结构。 （5）根据编码状态表以及所采用的触发器的逻辑功能，导出待设计电路的输出方程和驱动方程。 （6）根据输出方程和驱动方程画出逻辑图。 （7）检查电路能否自启动。 【例1】设计一时序电路，实现下图所示的状态图： 排列顺序： n /Y /0 /0 /0 nn Q2 Q 1Q0 000→001→010→011 /1 ↓/0 110←101←100 /0 /0 由于已给出了二进制编码状态图，设计直接从第4步开始。 （1）选择触发器，求时钟方程、输出方程、状态方程 因需用3位二进制代码，选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。 由于要求采用同步方案，故时钟方程为：利用卡诺图得到输出方程： CP0?CP1?CP2?CP Y?QQ利用次态卡诺图得到状态方程： n1n2 ?Q0n?1?Q2nQ0n?Q1nQ0n?nn?Q2Q1Q0n?1Q0n??n?1nnnnn?Q1?Q0Q1?Q2Q0Q1?n?1nnnnn?Q2?Q1Q0Q2?Q1Q2 变换状态方程，使之与所选择触发器的特征方程一致，得到驱动方程. Qn?1?JQn?KQn nnJ0?Q2Q1、K0?1 n、K1?Q2nQ0n J1?Q0n、K2?Q1n J2?Q1nQ0（3）作逻辑电路图 （4）检查电路能否自启动 将无效状态111代入状态方程计算： nn?Q0n?1?Q2Q1Q0n?1Q0n?0??n?1nnnnn?Q1?Q0Q1?Q2Q0Q1?0 ?n?1nQ2?Q1nQ0nQ2n?Q1nQ2?0?? 可见111的次态为有效状态000，电路能够自启动。 计数器 在数字电路中，能够记忆输入脉冲个数的电路称为计数器。 【例】 用74LS163来构成一个十二进制计数器。 （1）写出状态SN-1的二进制代码。SN-1＝S12-1＝S11＝1011 nnnCR?LD?P?P?QQ1Q0 N?1?P11,PN?1113（2）求归零逻辑。 （3）画连线图。 【例】用74LS161来构成一个十二进制计数器。 74161是十六进制异步计数器，采用异步清零、同步置数工作方式。 用异步清零端CR归零： nnCR?Q3Q2 SN＝S12＝1100 用同步置数端LD归零： nnnLD?QQ1Q0 3SN-1＝S11＝1011 寄 存 器 能够暂存数码（或指令代码）的数字部件称为寄存器。寄存器根据功能可分为数码寄存 器和移位寄存器两大类。 一、 数码寄存器 寄存器要存放数码，必须要存得进、记得住、取得出。因此寄存器中除触发器外，通常还有一些控制作用的门电路相配合。图5.17为由D触发器组成的4位数码寄存器。在存数指令（CP脉冲上升沿）的作用下，可将预先加在各D触发器输入端的数码，存入相应的触发器中，并可从各触发器的Q端同时输出，所以称其为并行输入、并行输出的寄存器。 二、单向移位寄存器 由D触发器构成的4位右移寄存器如图5.18所示。CR为异步清零端。左边触发器的输出接至相邻右边触发器的输入端D，输入数据由最左边触发器FF0的输入端D0接入。 时序逻辑电路例题解析 [5.8] 分析图P5.8的计数器电路，说明这是多少进制的计数器。十进制计数器74160的功能表见表5.3.4。 [解] 图P5.8电路为七进制计数器。计数顺序是3－9循环。 [5.9] 分析图P5.9的计数器电路，画出电路的状态转换图，说明这是多少进制的计数器。十六进制计数器74LS161的功能表如表5.3.4所示。 [解] 这是一个十进制计数器。计数顺序是0－9循环。 [5.10] 试用4位同步二进制计数器74LS161接成十三进制计数器，标出输入、输出端。可以附加必要的门电路。 [解] 可用多种方法实现十三进制计数器，根据功能表，现给出两种典型用法，它们均为十三进制加法计数器。如图A5.10(a)、(b)所示。 [5.11] 试分析图P5.11的计数器在M=1和M=0时各为几进制。74LS160的功能表同上题。 [解] M=1时为六进制计数器，M=0时为八进制计数器。 6.2 试分析图题6.2所示时序逻辑电路，列出状态表，画出状态图和波形图。 Q1&=1┌┌1JC11KFF1┌┌1JC11KFF0CP1Q0 ZX 6.2 解：图题6.2所示电路属于同步时序逻辑电路，其中Q1Q0是触发器的输出状态，X、Z分别是电路的输入和输出信号。分析过程如下： 1. 写出各逻辑方程： n驱动方程： J0=K0=1 J1=K1=X?Q0 将驱动方程代入JK触发器的特性方程Qn?1n次态方程： Q0?Q0 n?1?JQn?KQn，得： nnnQ1n?1?(X?Q0)Q1n?(X?Q0)Q1n?(X?Q0)?Q1n nn输出方程： Z?Q1Q0 2. 列出状态表如表解6.2所示。3. 画出状态图及波形图如图解6.2所示。4. 逻辑功能分析 由状态图可以很清楚地看出电路状态转换规律及相应输入、输出关系：该电路一共有4个状态00、01、10、11。当X=0时，按照加1规律从00→01→10→11→00循环变化，并每当转换为11状态（最大数）时，输出Z=1。当X=1时，按照减1规律从11→10→01→00→11循环变化。所以该电路是一个可控的四进制计数器，其中Z是进位信号输出端。 表解6.2 S Q1n 0 0 1 1 Q0n 0 1 0 1 Q1n+1 0 1 1 0 X 0 Q0n+1 1 0 1 0 Z 0 0 0 1 Q1n+1 1 0 0 1 1 Q0n+1 1 0 1 0 Z 0 0 0 1 Q1Q0000/11/011X/Z0/0011/01/01/10/0100/0CPXQ0Q1 Z （a） （b） 图解6.2