武汉科技大学中南分校2008届毕业设计(论文)
参考文献
【1】夏宇闻 Verilog数字系统设计教程（第2版） 北京航空航天大学出版社 【2】张洪润 张亚凡等 FPGA/CPLD应用设计200例（上册）北京航空航天大学出版社
【3】李威 FPGA/DDS的谐波信号发生器的研究与设计[D].南京：海南大学，2007 【4】林明权 VHDL数字控制系统设计范例 电子工业出版社
【5】谢自美 电子线路设计·实验·测试（第三版）华中科技大学出版社
【6】徐爱钧 智能化测量控制仪表原理与设计。 北京航空航天大学出版社 1995 【7】李王辉，邵明省 FPGA直接数字频率合成信号发生器[D].鹤壁职业技术学院 【8】雷立云 基于FPGA的DDS的研究与设计[D].湖南文理学院
【9】李春剑，吉望西，刘达伦 基于Verilog HDL的DDS设计与仿真[D]。中国计量科学研究院。
【10】杨清 基于FPGA的直接数字频率合成器（DDS）的设计[D]。福建省清龙华职业中专学校
第19页 共20页
xx：<数字频率合成器>
附录1：
clk1INPUTVCCPIN_28fpclk1clkk[9..0]adddb[11..0]clkk[9..0]db[11..0]ph[13..0]ph[13..0]zhph[13..0]ph[13..0]db[11..0]db[11..0]clkq[11..0]romaddress[11..0]8 bits4096 wordsq[7..0]instinst1inst2clockinst4Block type: AUTOPIN_4PIN_6PIN_8PIN_12PIN_14PIN_16PIN_93PIN_87ScanKeyCS[0]nRDCSRDCLKKP[5..0]hsout[7..0]OUTPUTout[7..0]clkph[13..0]q[7..0]inst5ph[13..0]k[9..0]keyDout[7..0]KC[2..0]KR[5..0]INTINT1inst8BIDIRVCCDout[7..0]INTk[9..0]BIDIRVCCLCD_DATA[7..0]inst3KC[2..0]INTOUTPUTPIN_217ASIC74138P2[7]P2[6..4]EAdin[2..0]CSout[7..0]LCD_DATA[7..0]CS[7..0]BIDIRVCCKR[5..0]BUS_ConnectnRDRDDin0[7..0]Din1[7..0]Din2[7..0]Din3[7..0]Din4[7..0]LCD_DATA[7..0]Din5[7..0]Din6[7..0]CS[0]CS[3]P2[7]VCCGNDP0[7..0]Dout[7..0]PIN_106PIN_107PIN_108PIN_118PIN_117PIN_116PIN_115PIN_114PIN_113PIN_183PIN_184PIN_185PIN_186PIN_187PIN_188PIN_193PIN_194inst7data_ctlCS[3]nWRP0[7..0]CSWRDIN[7..0]inst11DOUT[7..0]OUTPUTFSPIN_182Din7[7..0]CS0CS1CS2CS3CS4CS5CS6CS7inst9VCCOUTPUTEAPIN_225nWRINPUTVCCINPUTVCCINPUTVCCnWRWIREPIN_222OUTPUTnLCD_WRnRDALEinst27nRDWIREinst20PIN_198OUTPUTPIN_223PIN_226BIDIRVCCnLCD_RDP0[7..0]PIN_228PIN_233PIN_234PIN_235PIN_236PIN_237PIN_238PIN_239P2[7..0]INPUTVCCPIN_224PIN_221PIN_218PIN_215PIN_208PIN_205PIN_202PIN_199PIN_197CnDP2[1]OUTPUTPIN_195CS[3]OUTPUTnLCD_CSPIN_196
第20页 共20页