基于EDA技术的ASK、FSK数字调制通信系统的设计

满足设计的时序条件，一般采用时序驱动的引擎进行布局布线，所以对于不同的设计输入，特别是不同的时序约束，获得的布局布线结果一般有较大的差异。CPLD结构相对简单得多，其资源有限而且布线资源一般为交叉连接矩阵，故CPLD的布局布线过程相对简单明朗的多，一般称为适配过程。一般情况下，用户可以通过设置参数指定布局布线的优化规则，总的来说优化目标主要有两个方面，面积和速度。一般根据设计的主要矛盾，选择面积或者速度或者是两者平衡等优化目标，但是当两者冲突时，一般满足时序约束要求更重要一些，此时选择速度或时序优化目标更佳。 （6）时序仿真与验证

将布局布线的延时信息反标注到设计网表中，所进行的仿真就叫时序仿真或布局布线后仿真，也叫后仿真。该仿真的仿真延时文件包含的延时信息最全，不仅包含了门延时，还包含了实际布线延时，所以布局布线后仿真最准确，能够较好的反映芯片的实际工作情况。一般来说，布线后仿真步骤必须进行，通过布局布线后仿真能检查设计时序与FPGA实际运行情况是否一致，确保设计的可靠性和稳定性。 （7）板级仿真与验证

有些高速设计情况下还需要使用第三方的板级验证工具进行仿真与验证。这些工具通过对设计的IBIS、HSPICE等模型的仿真，能较好地分析高速设计的信号完整性、电磁干扰等电路特性。 （8）调试与加载配置

设计开发的最后步骤就是在线调试或者将生成的配置文件写入芯片中进行测试。示波器和逻辑分析仪是逻辑设计的主要调试工具。传统的逻辑功能板级验证手段是用逻辑分析仪分析信号，设计时要求FPGA和PCB设计人员保留一定数量FPGA管脚作为测试管脚，编写FPGA代码时将需要观测的信号作为模块的输出信号，在综合是实现时再把这些输出信号锁定到测试管脚上，然后连接逻辑分析仪的探头到这些测试管脚，设立触发条件，进行观察。

任何仿真或验证步骤出现问题，就需要根据错误定位返回到相应的步骤更改或者重新设计。通常以上过程可以都在FPGA\\CPLD厂家提供的开发工具（如Quartus II）中完成。

FPGA采用了逻辑单元阵列（LOA，Logic Cell Arry）这样一个新概念，内部包括可配置逻辑模块（CLB，Configurable Logic Block）、输入输出模块（IOB，Input Output Block）和内部连线（Interconnect）三个部分。FPGA的基本特点主要有：

第 5 页 共 48 页

华北科技学院毕业设计（论文）

（1）采用FPGA设计ASIC电路，用户不需要投片生产就能得到合用的芯片； （2）FPGA可做其他全定制或半定制ASIC电路的试样片： （3）FPGA内部有丰富的触发器和I／O引脚；

（4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一； （5）FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。可以说，FPGA芯片是小批量系统提高系统集成度和可靠性的最佳选择之一。

目前FPGA的品种很多，有XILINX的xc系列、TI公司的TPC系列、ALTERA公司的FIEX系列等。FPGA是由存放在片内RAM中的程序来设置其工作状态的。因此，工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式采用不同的编程方式。加电时，FPGA芯片将EPROM中的数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失。因此，FPGA能够反复使用。FPGA的编程不需专用的FPGA编程器，只需用通用的EPROM、PROM编程器即可。当需要修改FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA、不同的编程数据，可以产生不同的电路功能。因此，FPGA的使用非常灵活。

FPGA有下面4种配置模式：

①并行主模式为一片FPGA加一片EPROM的方式； ②主从模式可以支持一片PROM编程多片FPGA： ③串行模式可以采用串行PROM编程FPGA；

④外设模式可以将FPGA作为微处理器的外设，由微处理器对其编程。

FPGA芯片都是特殊的ASIC芯片，除了具有ASIC的特点之外，还具有以下3个优点。

（1）随着超大规模集成电路（VLSI，Very Large Scale IC）工艺的不断提高，单一芯片内部可以容纳上百万个晶体管，FPGA／CPLD芯片的规模也越来越大，其单片逻辑门数已达到上百万门，它所能实现的功能也越来越强，同时也可以实现系统集成。

（2）FPGA／CPLD芯片在出厂之前都做过百分之百的测试，不需要设计人员承担投片风险和费用，设计人员只需在自己的实验室里就可以通过相关的软硬件环境来完成芯片的最终功能设计。所以，FPGA／CPLD的资金投入小，节省了许多潜在的花费。

（3）用户可以反复地编程、擦除、使用或者在外围电路不动的情况下用不同的软件实现不同的功能。所以，用FPGAiCPLD试制样片，能以最快的速度占领市场。FPGA／CPLD软件包中有各种输入工具和仿真工具及版图设计工具和编程器等全线产品，电路设

第 6 页 共 48 页

基于EDA技术的ASK、FSK数字调制通信系统的设计

计人员在很短的时间内就可完成电路的输入、编译、优化、仿真，直至最后芯片的制作。当电路有少量改动时，更能显示出FPGA／CPLD的优势。电路设计人员使用FPGA／CPLD进行电路设计时，不需要具备专门的IC（集成电路）深层次的知识，FPGA／CPLD软件易学易用，可以使设计人员更能集中精力进行电路设计，快速将产品推向市场。

1.4 Altera公司QuartusⅡ介绍

1.4.1 QuartusⅡ简介

QuartusⅡ是Altera公司新一代的EDA设计工具，由该公司早先的MAX+PLUSⅡ演变而来。该设计软件是Altera提供的完整的多平台设计环境，能够直接满足特定设计需要，为可编程芯片系统（SOPC）提供全面的设计环境。QuartusⅡ软件含有FPGA/CPLD设计所有阶段的解决方案。

作为一个以VHDL为语言的设计软件在进行具体设计时要遵循一定的设计步骤，下图描述了使用 Quartus Ⅱ 基本设计流程。

这是一个完整的设计流程，在实际的设计过程中，根据需要其中的一些步骤可以进行简化。 QuartusⅡ 设计过程如图 1-1 所示。

建立项目文件建立设计文件原理图输入文本输入编译查错 有错无错修改错误软件仿真有错选定芯片，映射管脚有错编译后下载无错实验成功

图1-1 QuartusⅡ 进行设计的流程图

第 7 页 共 48 页

华北科技学院毕业设计（论文）

2通信系统的简介

2.1通信系统的一般模型

所谓通信系统是指构成信息传递所需的技术设备的总和。组成通信系统的一般模型如图2-1所示。

信源 发端设备 信 道 收端设备 信 宿

图2-1 通信系统的一般模型

（1）信源与信宿 ?信源：

指消息的产生来源，并将消息变换为电信号。根据信源输出信号的性质可分为模拟信源和数字信源。

模拟信源输出的是模拟信号。模拟信号是指幅度连续的信号，如电话机输出的话音信号，摄像机输出的图像信号等。

数字信源输出的是数字信号。数字信号是指幅度离散，且时间也离散的信号。如电传机及计算机输出的符号序列等信号属于数字信号。

?信宿：

也称收信者或受信者，是信号到达的终端。它的作用是将接受设备的电信号转换成相应的消息。

（2）发送设备与接收设备 ?发送设备：

包括调制、放大、滤波、发射等等，其作用是实现信源与信道的匹配。由于信源输出的信号常为基带信号。它包含有低频成分甚至还有直流成分，而这种信号不适合在大多数信道中传送。

基带信号经调制后成为所谓的频带信号。这种信号能适应于信道传输，而且可实现

第 8 页 共 48 页

噪声源