电子设计自动化实验指导
2 详细的管脚说明
下面详细的介绍有关电路组成：
（1）时钟源
本实验器CPLD芯片由40M晶振提供振荡频率，接与P183管脚，同时还有4M(可分频至1000Hz)接在CPLD的对应管脚P184管。为了方便操作，还为系统提供了约1Hz—1MHz连续可调（调节W3）的时钟信号，接至CPLD的P78脚，通过调节短路夹J1和J2来改变其输出频率值。
（2）输入开关
本实验器中的开关设计新颖独特，有创意，与一般电路中的开关设计不同。本实验器中有16个数据开关（SW1——SW16），4个脉冲开关（KP1——KP4）。在通常状态下数据开关和脉冲开关为低电平。数据开关和脉冲开关可配合使用，也可单独使用。若二者配合使用，在数据开关为低电平时，按下脉冲开关则产生一个高脉冲；在数据开关为高电平时，按下脉冲开关则产生一个低脉冲。
其中16个数据开关与CPLD的管脚的连接情况依次为:SW1-P94，SW2-P95，SW3-P96，SW4-P97，SW5-P99，SW6-P100，SW7-P101，SW8-P102，SW9-P103，SW10-P104，SW11-P111，SW12-P112，SW13-P113，SW14-P114，SW15-P115，SW16-P116。同时与数据开关和CPLD相应引脚相连的还有16个LED显示管，可以作为输出使用。在作为输出时，不论数据开关和脉冲开关为高电平还是低电平，均不影响其状态。
脉冲开关（KP1——KP4）与CPLD的管脚的连接情况依次为P94,P95,P96, P97。脉冲开关在没有按下时为低电平，按下时则转为高电平，在此压放间会改变其ON／OFF状态，经RS触发器去抖动之后，便可实现在数据开关为高电平时产生一个负脉冲，在数据开关为低电平时产生一个正脉冲。此电路极适合作计数器，暂存器的脉冲输入、分析测试观察用。
（3）数码管显示
本实验器有10个数码管（SEG1——SEG10），采用共阴极８段LED显示。其中SEG1——SEG2采用静态显示方式，SEG3——SEG10采用动态扫描显示方式。
数码管SEG1——SEG10与CPLD的对应管脚接法为：
SEG1(a,b,c,d,e,f,g,p)——P142,P143,P144,P147,P148,P149,P150,P157 SEG2(a,b,c,d,e,f,g,p)——P158,P159,P160,P161,P162,P163,P164,P166
其中SEG1、SEG2的８段LED显示输入端分别与８个LED管相连且同时显示。
SEG3——SEG6的共阴公共端G经反向器分别与CPLD的对应管脚
3
电子设计自动化实验指导
170,P172,P173,P174相连，由其控制实现各位分时选通，动态扫描。SEG3——SEG6(a,b,c,d,e,f,g,p)的各段与CPLD引脚的对应关系为：P175、P176、P177、P179、P180、P186、P187、P189。
SEG7——SEG10的共阴公共端G经反向器分别与CPLD的对应管脚 190,P191,P192,P193相连，由其控制实现各位分时选通，动态扫描。SEG7——SEG10(a,b,c,d,e,f,g,p)的各段与CPLD引脚的对应关系为：P195、P196、P197、P198、P199、P200、P202、P203。
（4）A／D转换
本实验器A／D转换采用双AD转换，有8位A／D转换器ADC0809与12位A／D转换器MAX196。对于ADC0809本实验器只使用了一路模拟量输入IN-1，其余７个模拟量输入端均接到扩展槽COM5。用户可实现最多7路模拟量分时输入。ADD-A,ADD-B,ADD-C可选择地址，分别接到CPLD的对应管脚P36,P37,P38 。START（启动信号）与ALE（地址锁存信号）均接到CPLD的对应管脚P19。时钟CLOCK端接到CPLD的对应管脚P40。EOC（转换结束信号）接到CPLD的对应管脚P39。８位数字量输出端由低（2－8）到高（2－1）分别接到CPLD的对应管脚P24，P25，P26，P27，P28，P29，P30，P31。对于MAX196，其VDD接外电源VCC（+5V），WR写端接与P25，RD读端接与P24，INT端接与P19，6路输入与ADC0809复用，12位输出（D0—D12）分别接与P26,P27,P28,P29,P30,P31,P36,P37,P38,P39,P40,P41。用户可以随意的使用任意一种。
（5）D／A转换
在主板上在一个D／A转换器，DAC0832，参考电压为VCC（＋5V），数字量由CPLD输入到DAC0832的DI0-DI7，与CPLD管脚的对应关系为：P132－DI0，P133－DI1，P134－DI2，P135－DI3，P136－DI4，P139－DI5，P140－DI6，P141－PDI7。模拟量输出由J3（COM2）输出。
（6）单片机扩展槽及外扩槽
在主板上留有一个模拟单片机扩展槽，用于CPLD模拟单片机之用，其与CPLD的接口分别为，P0.0—P0.7(39—32)，对应与P44，P45，P46，P47，P53，P54，P55，P56；P1.0—P1.7(1—8)，对应与P57，P58，P60，P61，P62，P63，P64，P65；P2.0—P2.7(21—28)，对应与P75，P74，P73，P71，P70，P69，P68，P67；P3.0—P3.7(10—17)，对应与P83，P85，P86，P87，P88，P89，P90，P92；PSEN脚对应于P93，ALE脚对应与P79；
同时，为了外扩使用，我们在主板上有一个40PIN的扩展槽COM8，其与CPLD对应的管
4
电子设计自动化实验指导
脚在主板上已标明，此扩展槽可供用户根据自己的需要使用。
第二章 电子设计自动化实验内容
实验一 快速入门—多路选择器的设计与仿真
一． 实验目的
1． 学习并掌握QUARTUSⅡ CPLD实验开发系统的基本操作。 2． 学习在QUARTUSⅡ下设计简单逻辑电路与功能仿真的方法。
二． 实验仪器设备
1． PC机一台
2．QUARTUSⅡ CPLD软件开发系统一套。
三． 实验要求
1． 预习教材中的相关内容。 2． 阅读并熟悉本次实验的内容。 3． 用文本输入方式完成电路设计。
四． 实验内容及实验步骤（快速入门） （可参考课本第四章内容）
步骤1：建文件夹 首先在除C盘外的任意一盘内新建一个文件夹，名字要求为英文名，
用来放置相应工程的文件，如e:\\eda_work.
步骤2：新建一个文件 建好文件夹后，启动桌面上的QUARTUSⅡ软件。选菜单
“File”-“New”,选择Verilog HDL file,如图1.1所示：
5
电子设计自动化实验指导
图1.1 新建一个Verilog HDL file
步骤3：输入代码 此时进入到文本输入界面，默认的文件名为Verilog1.v, 如图1.2所
示。此时就可以在空白处输入verilog代码。
图1.2 输入代码界面
步骤4：保存文件，创建工程 代码输入完后，选择菜单“File”-“Save”,或点快捷键保
存按钮。出现下面的界面，如图1.3所示。
6