W0 CP 模16 计数器 地址 译码器 Y3

16×4 矩阵 Y2 Y1 Y0

W15

图7-8 例7-7逻辑框图

例7-8 用PLA设计一个四位自然二进制码——格雷码的转换电路。

解：四位自然二进制码与格雷码之间的转换关系如表7-5所示，这是一个多输出函数的问题。对表7-5中的真值表所示的函数进行简化，得到：

G3 = B3

G2 = B2B3 + B2 B3 G1 = B1B2 + B1 B2 G0 = B0B1 + B0 B1

由上面逻辑函数表达式看出，它们包含七个“与”项，即B3，B2B3，B2B3，B1B2，B1B2，B0B1，B0B1用PLA实现上述函数时，其阵列图如图7-9所示。

B3 × × 表7-5 8421码和格雷码对照真值表 B3 B3 B2 B1 B0 G3 G2 G1 G0 × 0 0 0 0 0 0 0 0 与× B2 × × 0 0 0 1 0 0 0 1 阵 0 0 1 0 0 0 1 1 B2 × × 0 0 1 1 0 0 1 0 列

B1 × × 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 1 B1 × × 0 1 1 0 0 1 0 1 0 1 1 1 0 1 0 0 B × 0 1 0 0 0 1 1 0 0 B0 × 1 0 0 1 1 1 0 1

1 0 1 0 1 1 1 1 × G3 1 0 1 1 1 1 1 0 或

1 1 0 0 1 0 1 0 G2 × × 阵 1 1 0 1 1 0 1 1 G1 1 1 1 0 1 0 0 1 × × 列

1 1 1 1 1 0 0 0 G0 × × 图7-9 例7-8PLA阵列图 例7-9 PLA和D触发器组成的同步时序电路如图7-10所示。要求： （1）写出电路的驱动方程、输出方程。

（2）分析电路功能，画出电路的状态转换图。 解：（1） 根据PLA与—或阵列的输入/输出关系，可直接得到各触发器的激励方程及输出方程：

D0 = Q0 + Q1Q0 D1 = Q1Q0 + Q1Q0 D2 = Q0 Q2+ Q2Q0

QCC = Q0 Q1Q2+ Q0 Q1 Q2

251

× × × × × ×

× × × × × × × × ×

D Q0 × ×

Q0

D Q1 × × Q1

D Q2 × ×

Q2

QCC × × CP

图7-10 例7-9 PLA同步时序电路

（2）先设定电路的状态，根据触发器的激励方程和输出方程，可列出表7-6所示的电路状态转换表，并画出图7-11所示的电路状态转换图。

该电路是能够自启动的同步六进制计数器。

表7-6 例7-9 电路状态转换表

Q2 Q1 Q0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 D2 D1 D0 1 0 1 0 1 1 1 0 1 0 1 0 0 0 1 1 1 1 0 0 1 1 1 0 Q2n+1 Q1n+1 Q0n+1 1 0 1 0 1 1 1 0 1 0 1 0 0 0 1 1 1 1 0 0 1 1 1 0 QCC 1 0 0 0 0 0 1 0

100 /0 001 /1 110 /0 011 /0 010 /0 Q2Q1Q0 /0 111

/0 101 /1 000 图7-11 例7-9电路状态转换

例7-10 试用PLA和D触发器设计一个时序逻辑电路，电路的状态转换图如图7-12所示。当输入控制变量C=0时，状态变化按顺时针方向，当C=1时，状态变化方向按逆时针方向。QCC为电路的进位位。

（1）写出电路的驱动方程D0、D1、D2和输出方程QCC。

252

（2）画出相应的电路图。

C=0

0/0 0/0 0/0 Q2Q1Q0 010 110 100 000 1/0 1/0 C/QCC 1/1 C=1 1/0 0/0 0/1 1/0 1/0 1/0 1/0 101 111 011 001 0/0 0/0 0/0

图7-12 例7-10状态转换图

解：（1）按同步可控计数器的设计方法，可得图7-13所示的Qn+1卡诺图。

Q2 Q2 Q1 Q1 × Q0 Q0 × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × C C × × × Q1Q0 CQ2 00 01 11 10 Q1Q0 CQ2 00 01 11 10 Q1Q0 CQ2 00 01 11 10 00 0 0 0 1 01 1 1 0 1 11 1 1 1 0 10 0 0 1 0 Q2n+1

00 1 0 0 1 01 0 1 1 0 11 1 0 0 1 10 0 1 1 0 Q1n+1

00 0 0 1 0 01 1 1 1 0 11 0 0 1 0 10 1 1 1 0 Q0n+1

图7-13 例7-10Q2n+1、Q1n+1、Q0n+1、卡诺图

× × × D Q0 C Q0 × × × × D Q1 C Q1 × × × D Q2 C Q2 × × CP 图7-14 例7-10PLA阵列图

QCC 253

按卡诺图合并规则，可得各触发器的驱动方程，即有 D0 = Q1Q0 + CQ2Q1 + CQ2Q1

D1 = CQ2Q0 + CQ2Q0 + CQ2Q0+ CQ2Q0 D2 = Q2Q1 + CQ1Q0 + CQ1Q0 电路的输出方程QCC为

QCC = CQ2 Q1Q0 + CQ2Q1 Q0

（2）用PLA和D触发器设计的电路图如图7-14所示。

例7-11 用PLA和D触发器设计8421BCD码转换七段字形译码器。

解：七段字形如图7-15（a）所示，七段笔划形状与数字的关系示于图7-15（b），根据图7-15作真值表如表7-7所示。其中“1”为该亮的字段，“0”表示不该亮的字段。再按多输出函数的简化方法，先在每个卡诺图上按单输出函数进行简化，然后再在7个函数的卡诺图上找出公共项，见图7-16所示。

a a a a f b b b b f b

g g g e c f b c e c c

d g d d a a a a a e c b f f f b f b

d g g g g c c e c e c c d （a） d d d

（b）

图7-15 七段字形图与数字关系

表7-7 8421BCD码对应七段译码器真值表 B8 B4 B2 B1 a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 0 0 0 1 0 1 1 0 0 0 0 0 0 1 0 1 1 0 1 1 0 1 0 0 1 1 1 1 1 1 0 0 1 0 1 0 0 0 1 1 0 0 1 1 0 1 0 1 1 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 0 1 0 φ φ φ φ φ φ φ 1 0 1 1 φ φ φ φ φ φ φ 1 1 0 0 φ φ φ φ φ φ φ 1 1 0 1 φ φ φ φ φ φ φ 1 1 1 0 φ φ φ φ φ φ φ 1 1 1 1 φ φ φ φ φ φ φ 通过卡诺图简化后得到逻辑表达式如下： a = B8 + B4B1 + B2B1 + B4B2B1 + B4B2B1 b = B4B1 + B2B1 + B2B1 + B4B1

c = B2B1 + B2B1 + B4B1 + B4B2B1 + B4B2B1

254